FEEDJIT Live Traffic Feed

Ads 468x60px

Kamis, 26 Maret 2009

JARINGAN KOMPUTER

1.1. PENGENALAN JARINGAN KOMPUTER
Sebelum mendalami dan mengerti apakah yang disebut dengan jaringan computer,
ada baik memperhatikan beberapa contoh berikut:
• Deretan kasir pada supermarket biasanya menggunakan computer yang
saling berhubungan.
• Jalur komunikasi dengan handphone adalah salah satu contoh dari jaringan
kabel.
• Pada bank-bank biasanya menggunakan computer yang terhubung 24 jam
penuh. Proses transaksi ATM pun dapat terekam dengan baik biarpun jam
kerja bank sudah selesai.
• INTERNET adalah jaringan computer yang terbesar yang pernah ada. Di
Internet informasi apapun mudah didapatkan karena internet adalah
jaringan antara computer-computer dari seluruh dunia.
Dengan mengamati contoh-contoh tersebut, maka jaringan computer dapat
diartikan sebagai himpunan atau kumpulan computer-computer (umumnya PC
dekstop) yang saling terhubung melalui media penghubung (kabel ataupun
gelombang radio ataupun medium lain seperti serat optic) untuk melakukan
pertukaran data demi tercapainya tujuan tertentu.
Jadi bila ada dua buah computer yang saling terhubung dan bertukar data maka itu
juga sudah dapat disebut sebagai jaringan computer. Untuk mempelajari jaringan
dengan lebih mudah maka perlu dipahami terlebih dahulu apa keuntungannya dari
menghubungkan computer tersebut menjadi sebuah jaringan. Karena dengan
demikian ada motivasi untuk belajar lebih lanjut.
Adapun mamfaat dari bentuk jaringan computer (perusahaan atau organisasi)
adalah:

1. memudahkan berbagi – pakai (sharing) data, printer, atau yang lainya.
Dengan demikian maka pengambilan data tidak dilakukan berulang-ulang.
Jaringan Komputer
Teknologi Informasi 2006
3 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
2. reliability yang tinggi, dengan adanya berbagaI computer yang saling
berhubungan maka jika salah satunya rusak maka yang lainnya dapat
menggantikan.
3. mampu meningkatkan kinerja (daya kerja) sistem secara keseluruhan. Ini
juga akan mempercepat pekerjaan.
4. dengan adanya jaringan maka antara pegawai pada suatu bagian dan
bagian yang lainnya dapat saling berkomunikasi tanpa harus meninggalkan
ruangannya.
5. keuntungan jaringan yang terbesar (seperti internet) adalah memudahkan
pencarian informasi.
1.2. MACAM – MACAM JARINGAN KOMPUTER
Jaringan computer dapat dibedakan menjadi beberapa bagian menurut jarak atau
luas area cakupan dari jaringan tersebut dan menurut teknologi transmisi yang
digunakannya.
Jaringan menurut teknologi transmisi yang digunakannya dibedakan
menjadi:
1. Jaringan broadcast
Jaringan broadcast memiliki saluran komunikasi tunggal yang dipakai bersamasama
semua computer yang ada pada jaringan. Pada jaringan ini data dikirim
dalam bentuk paket-paket kecil yang dikirimkan oleh sebuah computer dan akan
akan diterima pleh semua computer yang dilaluinya. Pada waktu paket tersebut
dikirimkan dan diterima oleh sebuah computer dalam jaringan maka computer
yang menerima itu akan memeriksa apakah paket tersebut untuk computer
tersebut dengan cara melihat pada field alamat yang disertakan dalam paket itu.
Jika tidak paket akan dilepas untuk selanjutnya menuju ke computer berikutnya.
Tetapi apabila computer menemukan bahwa alamat paket itu memang ditujukan
kepadanya maka computer tersebut akan memproses paket data tersebut.
2. Jaringan point to point
Jaringan ini terdiri dari beberapa pasangan koneksi individu dan computercomputer.
Untuk mengirim paket dari data sumber ke tujuan pada jaringan tipe
ini paket data harus melalui computer-computer perantara, bahkan seringkali
Jaringan Komputer
Teknologi Informasi 2006
4 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
harus melalui lebih dari satu route yang mungkin berbeda jaraknya. Oleh karena
itu, algoritma routing memegang peranan penting dalam jaringan tipe point to
point ini. Contoh jaringan ini adalah internet.
Pada umumnya jaringan yang lebih kecil dan teralokasi lebih banyak menggunakan
tipe broadcast. Sedangkan jaringan yang lebih besar sering menggunakan jaringan
tipe point to point.
Pembedaan jaringan menurut jarak atau ruang lingkupnya adalah:
1. LAN (Local Area Network)
Biasanya LAN diterapkan pada home atau office networking karena keterbatasan
ruang lingkup geografis yang hanya 10 km saja. Artinya LAN adalah jaringan
computer yang kecil dan biasanya hanya digunakan pada jaringan yang bersifat
pribadi dan tidak menggunaka fasilitas perusahaan telekomunikasi umum. Jarak
dari LAN umumnya adalah satu kantor atau satu gedung, bisa juga kampus.
Biasanya LAN diterapkan untuk menudahkan barbagi pakai ( sharing) peralatan
tertentu seperti printer, scanner atau data. Transmisi data yang digunakan LAN
pada umumya adalah kabel tunggal. LAN tradisional pada umunya beroperasi
pada kecepatan 10 sampa 100 Mbps ( mega bit per second) dengan delay
rendah. Dan mempunyai faktor kesalahan kecil. Sedangkan LAN modern
mempunyai kecepatan yang jauh lebih tinggi yaitu ratusan Mbps. LAN adalah
merupakan salah satu kategori yang terpisah dari komunikasi data dan jaringan.
2. MAN (Metropolitan Area Network).
Adalah LAN dalam area yang lebih besar. Teknologi yang digunakan juga hampir
sama dengan LAN. Yang membedakan dengan LAN hanya lingkupnya saja yang
lebih luas. Umunya MAN mencakup kantor-kantor usaha yang saling berdekatan
dan dapat digunakan untuk keperluan pribadi. MAN biasanya mampu menunjang
data dan suara, bahkan dapat berhubungan dengan televise kabel. MAN hanya
memiliki satu buah kabel dan tidak memiliki alat switching yang berfungsi untuk
mengatur paket melalui beberapa output kabel. Akan tetapi bila alat switching
ditambahkan maka jaringan akan lebih sederhana.
3. WAN (Wide Area Network).
Jaringan Komputer
Teknologi Informasi 2006
5 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Adalah j aringan yang mencakup luas daerah yang sangat besar. Dapat juga
antar pulau bahkan benua. WAN terdiri dari mesin-mesin yang bertujuan untuk
menjalankan aplikasi. WAN biasanya mempunyai dua buah elemen penting yaitu
kabel transmisi dan elemen switching. Data dipindahkan dari satu computer ke
computer lainnya hanya melalui kabel tersebut.
1.3. TOPOLOGI
Topologi jaringan adalah tata cara penghubungan antara satu computer dengan
computer yang lainnya kedalam sebuah jaringan. Ada beberapa macam bentuk
topologi untuk jaringan bentuk-bentuk itu adalah:
1. Ring
Tiap client dihubungkan dengan 2(dua) client lainnya yang berdekatan. Semua
paket yang dikirimkan harus dilengkapi dengan alamat tujuan sebelum akan
dikirimkan kedalam cincin. Paket data akan diputar dalam cincin sampai
computer tujuan diketemukan, dan paket diterima oleh computer yang
bersangkutan. Jarang digunakan kecuali pada jaringan yang bersifat local.
Station
A
Station
B
Station
C
Station
D
Gambar 1.
Topologi ring
Jaringan Komputer
Teknologi Informasi 2006
6 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
2. Star
Menghubungkan semua computer client dan server kesebuah pusat, biasanya
pusatnya adalah sebuah Hub. Semua sambungan antar computer harus
dilewatkan pada Hub. Operasi jaringan secara total tergantung sepenuhnya
terhadap kinerja Hub. Jika Hub error maka jaringan akan macet. Contoh
penggunaan topologi ini adalah LAN di kampus-kampus atau area yang kecil.
3. Bus
Semua computer terhubung kejalur utama. Keunggulannya adalah tiap
komputer tambahan dapat langsung dihubungkan ke jaringan tanpa
mengkonfigurasi ulang jaringannya. Digunakan untuk jaringan local yang
relative pendek tetapi mempunyai banyak computer client.
Active
Hub
Database
Administrator
Apotik Gudang Gudang Obat /
Farmasi
Panitia
Pengadaan
Database
Server
Gambar 2.
Topologi star
ETHERNET MEDIUM
COMPUTER
D
COMPUTER
A
COMPUTER
B
PRINTER
C
Gambar 3.
Topologi Bus
Jaringan Komputer
Teknologi Informasi 2006
7 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
4. Tree
Gabungan dari bus dan star. Seperti yang terlihat, backbone cable-nya
membentuk topologi bus menghubungkan node-node jaringan kecil yang lain
yang menggunakan topologi star.
5. Mesh (jaring)
Menerapkan hubungan antara central secara penuh. Jumlah saluran harus
disediakan untuk membentuk jaringan mesh adalah jumlah central dikurangi 1
(n-1,n=jumlah central). Tingkat kerumitan jaringan sebanding dengan
meningkatnya jumlah central yang terpasang. Dengan demikian disamping
kurang ekonomis juga relative mahal dalam pengoperasianya. Dan jika dilihat
Hub
Modem
Backbond Cable
Gambar 4.
Topologi Tree
Gambar 5.
Topologi Mesh
Jaringan Komputer
Teknologi Informasi 2006
8 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
dari bentuknya maka kita akan menyadari bahwa sebenarnya topologi ini adalah
gabungan dari topologi ring dan topologi star.
6. loop network.
Merupakan hubungan antar node secara serial dalam bentuk suatu lingkaran
tertutup. Dalam bentuk ini tidak ada central node atau host node, semua
punya status yang sama.
1.4. KOMUNIKASI DATA
Kemajuan teknologi sekarang berpengaruh besar pada perkembangan pengolahan
data. Data dari satu tempat dapat dikirim ke tempat lain untuk diolah dengan alat
telekomunikasi. Untuk data yang menggunakan computer, pengiriman data
menggunakan sistem transmisi elektronik, biasanya disebut dengan istilah
komunikasi data ( data communication). Di dalam sistem telekomunikasi, istilah
jaringan ( netwok) digunakan bila paling sedikit dua atau lebih alat-alat
dihubungkan satu dengan yang lainnya. Contoh jaringan yang dilihat sehari-hari
adalah jaringan radio dan televise, dimana beberapa stasiun pemancar saling
dihubungkan, sehingga suatu progam yang sama bisa disalurkan / disiarkan ke
segala penjuru. Untuk mengkomunikasi kan data dari satu tempat ketempat yang
lain , tiga elemen sistem harus tersedia yaitu data sumber ( source), media
Gambar 6.
Topologi loop
Jaringan Komputer
Teknologi Informasi 2006
9 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
transmisi( transmission media) yang membawa data yag dikirim dari sumber data
ke elemen ketiga yaitu penerima ( receiver).
1. Media Transmisi Data.
Untuk menyalurkan data diperlukan sebuah pedia penghantar yang khususnya
untuk menangani transfer data dengan efisien. Seiring dengan berkembangnya
teknologi telekomunikasi maka berkembang pula media tansmisi untuk data.
Sekarang media transmisi dapat dibedakan menjadi media transmisi kabel dan
nirkabel (wireless).
A. Media Transmisi Kabel.
1. Coaxial Cable.
a. Thin Coax/RG-58/Thinnet (10 Base2)
R
DTE 1
DTE 4
DTE 2
DTE 3
Thin Ethernet Coax
(185 meter maximum
0.5 minimum)
NIC MAU DTE
Female BNC MDI
male BNC50 ohm
terminator
male BNC conector
BNC -T
Gambar 7. Topologi 10Base2
Jaringan Komputer
Teknologi Informasi 2006
10 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Dahulu media ini paling banyak digunakan untuk menangani
jaringan rumah dan perkantoran. Meskipun penggunaanya
susah dan lebih mahal. Secara fisik diameter kabel ini 5mm
dan biasanya digunakan pada topologi bus. Pemasanganya
menggunakan konektor BNC. Pada jaringan dengan
mengguakan kabel ini untuk menyambung antara computer
digunakan konektor –T ( T-Connector). Dan setiap ujungnya
menggunakan terminator atau penutup (50 ohm). Kabel ini
mampu menghubungkan hingga 30 komputer dengan panjang
jaringan 0.5-185 meter.
b. Thick Coax /RG-8/Thicknet (10Base5)
Hampir sama dengan Thin Coax, haya saja fisiknya berbeda.
Thicknet berdiameter 1 cm (10mm). Pada Thicknet digunakan
Transceiver (MAU= Medium Attachment Unit) untuk
menghubungkan setiap computer dengan sistem jaringan dan
konektor yang digunakan adalah konektor tipe DIX. Panjang
kabel transceiver maximum 50 m, panjang Thick Ethernet
maksimum 500 m dengan maksimum 100 transceiver
terhubung, jika dipasang repeater maka panjangnya jaringan
ini dapat mencapai 2.5 km.
DTE DTE DTE
Gambar 8. Topologi 10 Base 5
Jaringan Komputer
Teknologi Informasi 2006
11 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Keuntungan dan kerugian menggunakan kabel coaxial:
Keuntungan :
1. dapat digunakan untuk komunikasi tipe broadband da mampu
mengirimkan suara, data bahkan video atau gambar dengan
baik.
2. relative mudah diinstall.
3. harga terjangkau dibandingkan dengan kabel sejenis.
Kerugian
1. mudah rusak, tidak mudah bekerja dengan kabel ini.
Terutama kabel thick coaxial.
2. lebih susah digunakan disbandingkan dengan kael twisted
pair.
3. tidak dapat digunakan dalam topologi ring.
4. thick coaxial susah diinstall teruatama pada saat mengupas
kabel untuk dihubungkan dengan konektor.
5. konektornya mahal.
6. baseband coaxial tidak dapat menyalurkan data, suara
maupun gambar(video).
NIC DTE
MAU
Male ‘N’ connector
50 ohm terminator
Thick Coax Segment
(500 m maximum)
AMP
Thick
Coaxial
Tap
(MDI)
15-pin AUI
connector (Male)
(female)
Gambar 9. Struktur Jaringan 10 Base 5
Jaringan Komputer
Teknologi Informasi 2006
12 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
2. Twisted Pair
Memiliki beberapa jenis utama yaitu shielded (berselimut) biasanya
disebut STP dan unshielded (tidak memiliki selimut) biasanya disebut
UTP (10BaseT). Untuk UTP terdapat pula pembagian jenis yakni:
• Category1:sifatnya mampu mentransmisikan data kecepatan
rendah. Contoh: kabel telephone.
• Category2:sifatnya mampu mentransmisikan data lebih cepat
dibandingkan category 1. dapat digunakan untuk
transmisi digital dengan bandwidth hingga 4MHz.
• Category 3:mampu mentransmisikan data hingga 16 MHz.
• Category 4:mampu mentransmisikan data hingga 20 MHz.
• Category5:digunakan untuk transmisi data yang memerlukan
bandwidth hingga 100 MHz.
Kabel UTP ini supaya dapoat digunakan harus diberi konektor RG-45.
berikut susunan kabel dalam kabel UTP:
1 2 3 4 5 6 7 8
Orange/White
Green/White
Orange
Blue
Blue/White
Green
Brown/White
Brown
Gambar 10. Susunan kabel RG-45
Jaringan Komputer
Teknologi Informasi 2006
13 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Wire pair #1 White/Blue
Blue
Wire pair #2 White/Orange
Orange
Wire pair #3 White/Green
Green
Wire pair #4 White/Brown
Brown
Dalam pemasanganya ada dua cara, yaitu straight cable dan
crossover cable.
Without a Hub (Crossover Cable).
When you only need to connect one pc to another, without a hub, you need a
crossover-cable.
The same is when you connect one hub to another hub, using the uplink-port.
* 1 Orange Stripe TX+ Connect with 3 green stripe
* 2 Orange TX- Connect with 6 green
* 3 Green stripe RX+ Connect with 1 Orange stripe
4 Blue Connect with 8 Brown
5 Blue strip e Connect with 7 Brown stripe
* 6 Green RX- Connect with 2 Orange
7 Brown stripe Connect with 5 Blue stripe
8 Brown Connect with 4 Blue
TX+
TX-
RX+
RX-
TX+
TX-
RX+
RX-
Crossover
Hub1 Hub2
Gambar 11. Susunan kabel UTP
Jaringan Komputer
Teknologi Informasi 2006
14 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
With a Hub (Direct Connection) straight cable
Things are getting easier if you have a hub. The cable is ‘straight-through’,
or 1:1
Straight cable digunakan untuk menghubungkan antara
computer ke hub. Sedangkan Crosover Cable digunakan
untuk menghubungkan antara hub dan hub.
3. Fiber Optic / 10 BaseF (serat fiber)
Adalah media penghantar yang berupa kabel khusus yang juga
harus diperlakukan secara khusus pula sehingga tetap dapat
menghantarkan data dengan baik. Itu karena fiber optic adalah
media penghantar yang berupa cahaya. Jadi data diubah dulu
dengan menggunakan converter menjadi gelombang cahaya yang
kemudian akan dipantulkan melalui kabel khusus tersebut. Laju data
yang dikirim didalam jaringan ini luar biasa cepat. Lebih cepat dari
LAN yang menggunakan kabel.
TX+
TX-
RX+
RX-
TX+
TX-
RX+
RX-
Straight-through
Non repeater Hub(repeater)
* 1 Orange Stripe TX+ Connect with 1 Orange stripe
* 2 Orange TX- Connect with 2 Orange
* 3 Green stripe RX+ Connect with 3 Green stripe
4 Blue Connect with 4 Blue
5 Blue strip e Connect with 5 Blue stripe
* 6 Green RX- Connect with 6 Green
7 Brown stripe Connect with 7 Brown stripe
8 Brown Connect with 8 Brown
Jaringan Komputer
Teknologi Informasi 2006
15 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
B. Media Transmisi Nirkabel:
1. Wireless LAN (WiFi) standar IEEE 802.11
Adalah media penghantar yang menggunakan gelombang radio.
Diperlukan alat khusus untuk dapat terhubung dengan WiFi. Tempat
yang menyediakan akses WiFi secara bebas disebuat dengan Hot
Spot. Untuk mnghubungkan antara komputeryang satu dengan
yang lainya diperlukan pemancar dan penerima dalam satu alat.
Cara transmisi seperti ini saat bergantung uaca. Awan dapat
mengganggu sinyal yang diterima. Sehingga aliran data mungkin
terputus.
Core
Cladding
Buffer
coating
Light Signal 1
Light Signal 2
Gambar 12.Cabel Fiber Optic
Gambar 13. Transmisi Kabel Fiber Optic
Jaringan Komputer
Teknologi Informasi 2006
16 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
2. WiMAX (Worldwide Interoperability for Microwave Access)
standart IEEE 802.16.
Standart IEEE 802.16 memberikan kemudahan dalam akses internet
untuk area metropolitan dengan hanya mendirikan beberapa base
station (BS) yang dapat mengcoverage jutaan subscriber (SS).
Teknologi WiMAX merupakan solution untuk kota atau daerah
pedesaan yang belum berkembang dalam penyediaan akses
internet. Enkripsi data yang digunakan berupa data encryption
standart (DES) dan authentication pada setiap client /
subscriber station (SS) yang sangat baik dengan setifikat X.509
yang unik, handal dan dapat dipercaya ketangguhannya.
Worldwide Interoperability for Microwave Access (WiMAX)
merupakan standar industri yang bertugas menginterkoneksikan
berbagai standar teknis yang bersifat global menjadi satu kesatuan.
WiMAX dan WiFi dibedakan berdasarkan standar teknik yang
bergabung didalamnya. WiFi menggabungkan standar IEEE 802.11
dengan ETSI HiperLAN yang merupakan standar teknis yang cocok
untuk keperluan WLAN, sedangkan WiMAX merupakan gabungan
antara IEEE 802.16 dengan ETSIHiperMAN. Standar keluaran IEEE
banyak digunakan secara luas didaerah asalnya, yaitu Eropa dan
sekitarnya. Untuk dapat membuat teknologi ini digunakan secara
global, maka diciptakan WiMAX.
Terobosan jaringan internet wireless sebentar lagi akan menjadi
kenyataan. Dengan tower yang dipasang dipusat akses internet (hot
spot) ditengah kota metropolitan, seorang pemakai laptop,
computer, handphone, hingga person digital assistant (PDA),
dengan wireless card bisa koneksi dengan internet, bahkan
ditengah sawah atau pedesaan yang masih dalam cakupan area 50
km. Hal ini dapat terjadi karena teknologi WMAX yang menggunakan
standar baru IEEE 802.16. Saat ini WiFi menggunakan standar
komunikasi IEEE 802.11. Yang paling banyak dipakai adalah IEEE
802.11b dengan kecepatan 11 Mbps, hanya mencapai cakupan area
tidak lebih dari datusan meter saja. WiMAX merupakan saluran
komunikasi radio yang memungkinkan terjadinya jalur internet dua
rah dari jarak puluhan km.
Jaringan Komputer
Teknologi Informasi 2006
17 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Dengan memanfaatkan gelombang radio, teknologi ini bisa dipakai
dengan frekuensi berbeda, sesuai dengan kondisi dan peraturan
pemakaian frekuensi di negara user. Pada awalnya standar IEEE
802.16 beroperasi ada frekuensi 10-66 GHz dan memerlukan tower
line of sight, tetapi pengembangan IEEE 802.16a yang disahkan
pada bulan Maret 2004, menggunakan frekuensi yang lebih rendah
yaitu sebesar 2-11 GHz, sehingga mudah diatur, dan tidak
memerlukan line of sight.
Cakupan area ayang dapat di- coverage sekitar 50 km dan
kecepatan transfer data sebesar 70 Mbps. Pengguna tidak akan
kesulitan dalam megulur berbagai macam kabel, apalagi WiMAX
mampu menangani sampai ribuan pengguna sekaligus.
1.5. ARSITEKTUR JARINGAN.
Arsitektur jaringan adalah sebuah platform atau “jalur” yang akan dilalui oleh data
dalam jaringan. Ada 2(dua) model yang terkenal untuk arsitektur jaringan. Salah
satunya banyak digunakan adalah model OSI (Open Sistem Interconnetion).
Itulah ketujuh layer arsitektur jaringan model OSI. Yang paling atas adalah layer
application, disini data yang akan ditransfer diolah oleh aplikasi. Hingga pada layer
terakhir ( layer physical) data sudah siap ditransfer melalui Hub.
1
2
3
4
5
6
7
switches
hubs
Routers
1. Physical
2. Datalink
3. Network
4. Transport
5. Session
6. Presentation
7. Application
Gambar 14. Model OSI
Jaringan Komputer
Teknologi Informasi 2006
18 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Aliran data dari computer pengirim mengalir melalui layer application ke layer
Physical /paling bawah. Tetapi pada computer penerima data mengalir dari arah
sebaliknya, physical layer ke application layer.
Sedangkan hubungan antara model OSI dengan protocol internet adalah sebagai
berikut:
Media transmisi
7
6
5
4
3
2
1
7
6
5
4
3
2
1
T2 T2 H2
H3
H4
H5
H6
L7 data
L7 data
L6 data
L5 data
L4 data
L3 data
L7 data
L6 data
L5 data
L4 data
L3 data H2
H3
H4
H5
H6
L7 data
100101001001010110011110 100101001001010110011110
Gambar 15. Transfer data dalam model OSI
Jaringan Komputer
Teknologi Informasi 2006
19 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Model OSI TCP/IP Protocol TCP/IP
No Lapisan Nama protocol kegunaan
DHCP (Dynamic
Configuration)
Distribusi IP pada jaringan
dengan jumlah IP terbatas
DNS (Domain
Name Server)
Data base name domain
mesin dan nomer IP
FTP (File Transfer protocol) Transfer file
HTTP (Hyper Text
Transfer Protocol)
Transfer file HTML
dan Web
MME(Multipurpose
Internet Mail Extention)
Megirim file binary dalam
bentuk teks
NNTP(Network News
Transfer Protocol)
Menerima dan mengirim
newsgroup
POP (Post Office Protocol) Mengambil mail dari server
7
Application
SMB(Server Message Block) Transfer file DOS dan
windows
SMTP(Simple Mail Transfer
Protocol)
Perukaran mail
SNMP(Simple Network
Management Protocol)
Manajemen jaringan
Telnet Akses jarak jauh
6
Presentation
TFTP (Tivial FTP) Transfer file
NETBIOS (Network Basic
Input Output System)
BIOS jaringan standar
RPC (Remote Procedure
Call)
Procedurepemanggilan jarak
jauh
5
Session
Application
SOCKET Input Output untuk network
jenisBSD-UNIX
TCP(Transmission Control
Protocol)
Pertukaran data berorientasi
(Connection oriented)
4
Transport
Transport UDP(User Datagram
Protocol)
Pertukaran data non oriented
(connectionless)
IP (Internet Protocol) Menetapkan routing
RIP (Routing Information
Protocol)
Memilih routing
ARP(Address Resolution
Protocol)
Mendapatkan info hardware
Dari nomer IP
3
Network
Internet
RARP (Reverse ARP) Mendapat nomer IP dari
Jaringan Komputer
Teknologi Informasi 2006
20 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Hard Ware
PPP (Poit to Point Protocol) Point to point
LLC SLIP (Serial Line Internet
Protocol)
Menggunakan sambungan
Serial
2
datalink
MAC
1
Physical
NETWORK
INTERFACE
Ethernet, FDDI,
ISDN, ATM
1.6. PROTOCOL-PROTOCOL JARINGAN
Protocol dapat diibaratkan sebagai bahasa komunikasi antar computer dalam
jaringan. Terdapat berbagai macam protocol yang masing-masing mempunyai
keunggulan tersendiri.
1. NetBEUI.
NetBUI merupakan protocol yang banyak digunakan dalam jaringan local
berbasis sisem operassi Microsoft Windows. Sangat baik dan cepat untuk
layanan file sharing dan print sharing. Slah satu kelemahan protocol ini adalah
tidak dapat di-routing sehingga hanya bekerja di satu jaringan local.
2. IPX/SPX (Internetwork Packet Exchange / Squenced Packet
Exchange).
Hampir sama dengan NetBEUI, yaitu digunakan diii jaringan local dan
sangatbaik untk file sharing dan print sharing serta dapat di-routing. Protocol ini
biasa digunakan di jaringan berbasis sistem operasi Novell Netware.
3. TCP/IP ( Transmission Control Protocol/Internet Protocol )
Terdapat perbedaan antara kata “internet” dengan “Internet”. “Internet”
adalah International Network, sedangkan “internet” adalah
internetworkng. Kata “Internet” pada IP adalah internetworking.
TCP/IP adalah protocol yang digunakan di jaringan global karena memiliki sistem
pengalamatan yang baik dan memiliki sistem pengecekan data. Saat ini terdapat
dua version TCP/IP yang berbeda dalam sistem penomoran, yaitu IPv4 (32 bit)
dan IPv6 (128 bit), dan saat ini yang masih digunakan adalah IPv4. Untuk
memudahkan penulisan, alamat IP biasanya ditulis dalam bentuk 4(empat)
Jaringan Komputer
Teknologi Informasi 2006
21 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
segment bilangan decimal yang dipisahkan tanda titik dan setiap segmen
mewakili 8 bit dalam alamat IP. Setiap network adapter dapat memiliki lebih dari
1 (satu) alamat IP namun sebuah alamat IP (IP address ) tidak boleh dipakai
oleh dua atau lebih beberapa network adapter. Pengaturan alokasi alamat IP
dilakukan oleh badan international bernama Internic. Saat ini lebih dari 85%
alamat IP(IPv4) telah terpakai sehingga sebentar lagi sistem IPv4 akan
digantikan IPv6.
1.7. DOMAIN NAME SYSTEM (DNS).
Untuk menulis dan mengingat suatu IP address cukup sulit, karena cukup panjang
dan berupa angka apalagi jumlah IP yang digunakan saat ini sudah sangat banyak.
Oleh karena itu dilakukan pengalamatan dalam bentuk kata-kata, misalnya
www.unisbank.ac.id dan www.plasa.com. Alamat-alamat tersebut disebut
hostname. Pengalamatan seperti itu menggunakan Domain Name System yang
mengaitkan sebuah IP dengan hostname-hostname. Sebuah IP address dapat
berkaitan dengan beberapa hostname tetapi tidak sebaliknya. Keterkaitan antara
suatu IP address dengan hostname-hostnamenya disimpan di computer yang
berfungsi sebagai DNS server atau biasa disebut name server.
1.8. SERVER
Di dalam jaringan dibutuhkan suatu computer khusus yang bertugas melayani
aplikasi-aplikasi jaringan. Computer-komputer ini disebut server, sedang computer
lainya yang memanfaatkan layanan disebuat client. Dengan berkembangnya
jaringan computer, layanan yang harus diberikan oleh server semakin banyak dan
pembedaan jenis server dilakukan berdasarkan pekerjaan yang dilakukan, misalnya:
1. File server : menyipan file-file yang dapat diakses dari kompter client.
2. Print server : menyediakan layanan pencetakan sehingga tidak perlu se-
tiap computer client mempunyai printer sendiri-sendiri.
3. Gateway atau : sebagai pintu gerbang untuk data yang akan keluar dari ja-
Router ringan internal dan merupakan pintu masuk bagi data dari
Luar jaringan, juga bertugas untuk menentukan jalur yang
ditempuh oleh paket data yang akan keluar.
4. Domain Name : menyimpan keterkaitan antara IP address dengan host-
Jaringan Komputer
Teknologi Informasi 2006
22 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
server (DNS name-hostname.
Server)
5. Web Server : menyimpan data-data, biasanya berupa halaman web,
yang bisa diakses melalui web.
6. FTP : menyimpan data berupa file yang dapat diakses melui
internet
7. Proxy server : menyimpan halaman-halaman web secara sementara se-
hingga client tidak perlu meminta isi web langsung dari
server asal.
Untuk jaringan yang besar, tugas –tugas dibagi ke beberapa server sehingga ada
yang hanya bertindak sebagai gateway saja, ada yang menjadi web server, dan lainlain.
Cara seperti ini akan membantu dalam melakukan konfigurasi hardware dan
software server, termasuk dalam hal keamanan.
1.9. LAN
Salah satu bentuk jaringan yang paling popular digunakan adalah LAN dengan
menggunakan kabel UTP dan koneksi peer to peer. Karena pemasangan dan
konfigurasiannya yang mudah. Tidak perlu software (sistem operasi )khusus, cukup
Windows XP maka sudah dapat berbagi pakai data antar computer. Menuru sistem
operasi yang digunakan dala jaringan LAN maka LAN dapat dibagi menjadi 2(dua)
katagori yang settingnya pasti berbeda.
Katagori tersebut yaitu:;
1. Jaringan Client-Server.
Server adalah computer yang menyediakan fasilitas bagi computer-computer lain
didalam jaringan dan client adalah computer –computer yang menerima atau
menggunakan fasilitas yang disediakan oleh server. Server dijaringan tipe clientserver
disebut dengan Dedicated Server karena murni berperan sebagai server
yang menyediakan fasilitas kepada workstation dan server tersebut tidak dapat
berperan sebagai workstation.
Keunggulan:
a. kecepatan akses lebih tinggi karena penyediaan fasilitas jaringan dan
pengelolaan dilakukan secara khusus oleh satu computer (server) yang tidak
dibebani dengan tugas lain sebagai workstation.
Jaringan Komputer
Teknologi Informasi 2006
23 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
b. sistem keamanan dan administrasi jaringan lebih baik, karena ada seorang
pemakai yang bertindak sebagai administrator jaringan, yang mengelola
administrasi dan sistem keamanan jaringan.
c. sistem backup data lebih baik, backup dilakukan di server yag akan digunakan
seluruh jaringan.
Kelemahan:
a. biaya operasional mahal.
b. Perlu adanya computer yang memiliki kemampuan lebih, yang akan
ditugaskan sebagai server.
c. Semua bergantung pada server.
2. Jaringan Peer to Peer
Keunggulan:
a. antar computer dalam jaringan dapat saling berbagi fasilitas yang dimiliki
seperti hardisk, drive ,fax, printer.
b. Biaya murah
c. Jaringan tidak bergantung pada satu server
Kelemahan:
a. troubleshooting lebih sulit, karena setiap computer dimungkinkan untuk
terlibat dalam komunikasi yang ada.
b. Unjuk kerja lebih rendah
c. Sistem keamanan dilkukan masing-masing user
d. Backup dilakukan masing-masing computer
Jaringan Komputer
Teknologi Informasi 2006
24 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
INTERNET
2.1 PENGENALAN INTERNET
Pertanyaan paling umum yang sering ditanyakan adalah, apakah internet itu?
Sebenarnya sampai sekarang belum ada definisi pasti tentang internet. Karena
definisi tersebut mungkin berbeda persepsinya antara dahulu, sekarang dan masa
yang akan datang. Hal itu disebabkan ke-kompleks-an yang ada pada internet, dan
perubahan yang sangat cepat dari masa ke masa. Namun demikian perlu kiranya
kita mengambil sebuah definisi tentang internet.
Internet adalah sebuah jaringan komputeryang terdiri dari berbagai macam ukuran
jaringan komputer diseluruh dunia mulai dari sebuah PC, jaringan berskala kecil
sampai pada jaringan yang berukuran besar menjadi tulang punggung internet
(backbone). Jaringan ini saling berhubungan atau berkomunikasi antara satu dengan
yang lainnya dengan menggunakan protocol IP (Internet Protocol, RFC 793) pada
network layernya (layer ke 3 dari model OSI) dan TCP (Transmision Control Protocol,
RFC 791) atau UDP (User Datagram Protocol, RFC 768) pada transport
layernya(layer ke 4 pada model OSI), sehingga setiap pemakai dari tiap jaringan
dapat saling mengakses semua service yang disediakan oleh jaringan lainnya.
Tempat dimana pemakai jaringan berasal disebut terminal.
Semula internet hanyalah sebuah jaringan kecil yang dibuat untuk Departemen
Pertahanan Amerika Serikat yang disebut Arpanet. Tetapi kemudian untuk alasan
riset maka jaringan itu diperluas dengan dihubungkan dengan jaringan-jaringan
perguruan tinggi yang ada. Lama kelamaan jaringan tersebut terus membesar
sehingga sampai sekarang ini.
Kemudian untuk menangani semua hal-hal yang berkaitan dengan internet maka
didirikanlah badan – badan khusus yang menanganinya. Nama awal dari jaringan
raksasa ini adalah DARPA Internet, yang kemusian disingkat hanya menjadi
internet saja. Internet juga dikenal sebagai jaringan informasi dunia, karena semua
informasi dunia ada dan dapat dicari disini. Dunia maya ini bagaikan lautan
informasi.
Jaringan Komputer
Teknologi Informasi 2006
25 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Mengapa internet sangat terkenal dan diincar banyak orang? Jawabanya adalah
karena internet sudah menjadi seperti dunia nyata kita, di internet kita dapat
menawarkan barang, membeli barang, mengirim surat (e-mail), menerima surat,
mencari artikel, berkomunikasi dengan orang lain. Oleh karena itu pengetahuan
tentang internet mutlak diperlukan dalam menyambut era perdagangan bebas.
Dengan mengenal dan memanfaatkan internet secara luas kita dapat bersaing
secara global. Jika ingin lebih tahu tentang internet kunjungilah web w3c, di
www.w3c.org ini adalah website dari consorsium yang mengatur tentang world wide
web.
2.2 ISP (INTERNET SERVICE PROVIDER)
Untuk terhubung ke internet kita memerlukan sebuah penyedia layanan
internet(ISP). Pada hubungan jenis ini pemakai hanya melakukan koneksi dari
terminal atau PC yang bertindak sebagai terminal melalui modem ke host yang ada di
ISP. Sifat hubungan seperti ini adalah dial-up, yaitu hanya membayar bila terjadi
hubungan saja. Jadi jika kita ingin terhubung ke internet kita tinggal menekan nomor
dial-up dari host ISP yang bersangkutan untuk hubungan antar modem, jika koneksi
sudah terjadi maka kita dapat login ke host ISP dan melakukan segala aktifitas yang
ingin kita lakukan seolah - olah kita berada dekat terminal computer tersebut.
Layanan ini sangat dibatasi oleh tersedianya service yang ada pada ISP apa yang
ditawarkan ISP itulah yang tersedia.
Dalam memilih ISP ada beberapa hal yang layak dipertimbangkan, antara lain adalah:
1. jenis layanan internet apa saja yang disediakan, semakin banyak jenis layanan
yang disediakan semakin baik. Paling sedikit harus ada komponen – komponen
penting yaitu e-mail, telnet session, file transfer protocol (FTP), dan world wide
web (www).
2. beberapa biaya yang dikenakan ISP setiap bulanya. Perhatikan juga perincian
perhitunganya.
3. ada dan baiknya bantuan teknik yang diberikan.
4. apakah ISP menyediakan POP (Post Office Protocol) yang dapat berfungsi seperti
kotak surat pribadi, jadi apabila kita tidak sedang terhubung ke ISP da ada mail
masuk maka mail tadi akan ditampung di POP.
Jaringan Komputer
Teknologi Informasi 2006
26 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
2.3 KOMPONEN-KOMPONEN INTERNET
1. world wide web (www)
adalah bagian dari internet itu sendiri. Web terdiri dari kumpulan besar dokumendokume
yang disimpan pada computer-komputer diseluruh dunia, dan web
dibentuk oleh site-site (situs) yang special diseluruh internet yang mendukung
web browsing.
2. web page
adalah dokumen elektronik yang terletak dijaringan internet. Dokumen ini
disimpan di computer-komputer di semua penjuru dunia. Web page biasanya
berisi banyak informasi, mulai dari dokumen biasa, suara, bahkan film.
3. web server
adalah computer yang menyimpan web page-web page dan membuat web page
tersebut dapat dilihat orang lain.
4. web site
adalah koleksi dari web page-web page yang saling berhubungan dan dapat
diakses secara elektronik. Web page biasanya dimiliki oleh universitas,
pemerintah, perusahaan untuk dapat dilihat oleh banyak orang dari berbagai
penjuru dunia. Secara fisik sebuah web site terletak disebuah web server.
5. URL (Uniform Resource Locator)
Adalah alamat dari lokasi dokumen di internet. Kita dapat mengakses mengakses
web site yang jita dengar atau kita tahu alamatnya dengan memasukan alamat
web site tersebut pada address bar web browser kita. Contoh
www.kenkeina.com
Semua URL dimulai oleh http:// ini adalah protocol standart untuk berhubungan
dengan dunia internet. Tetapi pada browser yang terakhir tidak usah menuliskan
http:// lagi karena browser secara default sudah menggunakanya.
Pada penulisan URL terdapat unsur-unsur: www.nama_domain.
tipe_domain.kode_negara
Contoh: www.kenkeina.co.id yang berarti nama domainya kenkeina, type-nya co
(corporate/perusahaan), kode negaranya id(Indonesia).
Jaringan Komputer
Teknologi Informasi 2006
27 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Beberapa domain dan peruntukannya:
*.com : untuk dipakai oleh perusahaan-perusahaan komersil.
*.edu : untuk dipakai oleh perguruan tinggi.
*.gov : untuk dipakai oleh badan-badan pemerintah.
*.mil : untuk dipakai oleh badan-badan militer
*.org :untuk dipakai oleh badan-badan yang tidak termasuk kategori diatas.
6. HTML (Hyper Text Markup Language)
Adalah bahasa computer yang digunakan untuk membuat web.
7. web browser
adalah sebuah program. Program ini membatu user untuk dapat mengakses web
site yang di kehendaki. Sekarang ini banyak sekali web browser yang dapat kita
gunakan. Tetapi ada satu browser yang sangat menonjol, yaitu Internet Explorer
milik perusahaan raksasa Microsoft. Browser ini telah tersedia secara default
didalam Microsoft Windows.
8. link atau hyperlink
adalah text atau image (gambar) pada web page yang mengacu atau
berhubungan atau dihubungkan dengan halaman lain dari web page. Jadi apabila
di klik link ini maka browser akan menampilkan web page yang dihubungkan
dengan link ini. Wujud link biasanya dapat dikenali dari warnanya dan tanda garis
bawahnya (apabila itu text). Akan tetapi yang lebih umum adalah, bila sebuah
link dilalui oleh mouse maka mouse pointer akan berubah menjadi bentuk
tangan. Biasanya text hyperlink berwarna biru dan bergris bawah.
9. mail server
adalah server yang digunakan untuk mengadakan service e-mail. Kita dapat
membuat mailbox pada server yang gratis. Banyak mail server yang menyediakan
service gratisan. Contoh mail server yang menyediakan service gratis adalah
www.yahoo.com, www.cataha.co.id, www.google.com, www.bolehmail.com,
www.plasa.com, dan lain-lain.
Jaringan Komputer
Teknologi Informasi 2006
28 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
10. FTP server
Adalah server yang menyediakan akses file-file gratis untuk di download.
Biasanya FTP server menyediakan freeware atau artikel-artikel yang membantu
untuk penelitian. FTP server dapat diakses dengan menambahkan ftp:// pada
URL kemudian diikuti nama domainnya.
Jaringan Komputer
Teknologi Informasi 2006
29 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Lampiran
Istilah-istilah pada Networking
1. Connector
Konektor diperlukan untuk menghubungkan interface kabel dengan interface
computer. Tiap media penghantar memerlukan konektor yang berbeda pula.
Tergantung pada cara transmisi datanya. Untuk memasang kabel ke konektornya
digunakan alat khusu, yaitu Tang Trimer.
2. Modem (Modulator-DEMulator)
Adalah sebuah alat yang memungkinkan computer saling berkomunikasi melalui
saluran telephone. Modem mengkonversi data digital computer menjadi sinyal
analog yang dapat dikirim melalui saluran telephone dan mengubah sinyal
tersebut kembali ke data digital pada ujung saluran telephone yang lain.
Kecepatan komunikasi untuk data yang tidak terkompres dapat mencapai 33600
bps. Sedangkan untuk data yang terkompres bisa lebih cepat lagi.
Table Standart MODEM
Modulasi Kemungkinan Laju Kecepatan (bps)
V.21 300
V.22 1200
V.22 bis 2400,1200
V.23 1200
V.32 9600,4800
V.32 bis 14400,12000,9600,7200,4800
V.34 28800,26400,24000,19200,16800,14400,12000,9600,7200,4800,2400
V.FC 28800,26400,24000,19200,16800,14400
Standart Industri V.xx merupakan rekomendasi dari ITU (International
Telecomunication Unions). Sedangkan V.FC(V.Fast Class) dikeluarkan oleh
Rockwell Integreted.
Jaringan Komputer
Teknologi Informasi 2006
30 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
Kode-kode lampu indicator modem eksternal:
DC Data Compression Kompresi data
EC Error Correction Koreksi data
FC Flow Control Kendali aliran
AA Auto Answer Deteksi otomatis atas koneksi yang masuk
CD Carrier Detect Deteksi sinyal data dari modem ke komputer
OH Off Hook Modem sedang dipakai
RD Receive Data Data dikirim dari modem ke computer atau serial lain
SD Send Data Data atau perintah dikirim dari serial port computer ke
modem
TR Terminal Ready Computer siap untuk mengirim atau menerima data
MR Modem Ready Modem siap untuk mengirim atau menerima data
3. Server
Computer yang dipergunakan dan diposisikan mnjadi pusat kegiatan jaringan.
4. Client
Computer yang memanfaatkan layanan dari computer server untuk menjalankan
tugasnya.
5. Network card
Disebut juga NIC (Network Interface Card), kartu ini berupa sebuah alat
elektronik yang ditancapkan pada bagian slot motherboard computer.
Alat ini yang akan menjadi pengatur data-data yang akan dikirimkan dan
mengecek validasinya.
6. Jaringan telephone
Jika menggunakan koneksi model dial-up maka diperlukan jaringan telephone
untuk mengirimkan data ke dan menerima data dari computer tujuan.
7. Operating System server
Sistem operasi yang sangat baik untuk jaringan adalah UNIX, setelah UNIX
adalah ;Linux, Windows 3.1, Windows 2000 server, Windows 2003 Server.
Jaringan Komputer
Teknologi Informasi 2006
31 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
8. Operating System Client
Client juga perlu adanya OS yang cocok untuk OS server yang ada. Misal server
menggunakan Windows 2003 Server, maka paling tidak client menggunakan
Windows XP.
9. HUB atau Concentrator
Adalah suatu perangkat keras yang memiliki banyak port yang akan
menghubungkan beberapa titik (node) sehingga membentuk suatu jaringan pada
topologi jaringan berbentuk star.
10. Router
Merupakan pembagi jaringan secara logical. Misal sebuah IP router bisa membagi
jaringan menjadi beberapa subnet sehingga lalu lintas yang ditujukan untuk IP
address tertentu yang bisa mengalir dari satu segment ke segment yang lain.
11. Bridge
Adalah perangkat yang berfungsi menghubungkan beberapa jaringan yang sama
maupun berbeda (seperti fastnet dan Ethernet)
12. Switch
Merupakan perluasan dari konsep bridge.
Ada dua arsitektur untuk switch, yaitu cut-through dan strore-and-forward
Cut-through
ketika sebuah paket datang, hanya memperhatikan alamat tujuan sebelum
diteruskan ke segmen tujuannya.
Store-and-forward
menerima dan menganalisa seluruh isi paket sebelum diteruskan ke tujuannya.
13. UPS (Uninterupable Power Supply)
Penyimpan listrik sementara.
14. On-line
Adalah status untuk user yang sudah memasuki jaringan dan sedang
menggunakan computer client untuk menegrjakan kewajibanya.
Jaringan Komputer
Teknologi Informasi 2006
32 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
15. Off-line
Status dimana user diluar jaringan (tidak menggunakan jaringan)
16. User
Pengguna jaringan, harus memiliki user name dan password supaya bisa log-in.
17. Administrator jaringan
Orang yang bertanggung jawab penuh atas kegiatan yang berlangsung didalam
jaringan, beserta keamanan jaringan juga termasuk tanggung jawab
administrator.
18. Account
Identifikasi pribadi user
19. Log-In
Sesi dimana user harus memasukan personal identifikasinya.
20. Log-Off
Sesi kebalikan dari Log-In atau keluar dari jaringan.
21. Network Map
Peta jaringan. Guna: untuk mengetahui siapa saja yang sedang terhubung
dalam jaringan dan menggunakan computer mana.
22. Protokol (universal language)
Tatacara atau aturan berkomunikasi antara computer satu dengan yang lainya.
23. TCP (Transmission Control Protocol)
Fungsi : mengubah sebuah blok data yang besar menjadi segmen-segmen yang
dinomori dan disusun secara berurutan agar penerima dapat menyusun kembali
segmen-segmen tersebut seperti waktu blok data dikirim.
24. IP
Adalah protocol yang memberikan alamat atau identifikasi logika untuk peralatan
jaringan.
Jaringan Komputer
Teknologi Informasi 2006
33 of 33 Thanxtoma5yongkeinadewiexgulakuD’prind
25. Computer name
Adalah jenis identifikasi yang statis, dimanapun computer dipindahkan
26. Bandwith
Sebuah ukuran untuk menyatakan seberapa mampu jaringan mengantarkan atau
menampung lalu lintas data, dengan satuan Mbps.
27. Telnet (Telecomunication network)
Sebuah program yang digunakan untuk mengakses computer lain dari jarak jauh
(remote). Menggunakan port 23 untuk terhubung ke transport layer.
28. Backbone
Sebuah jaringan utama yang menyangga lalu lintas data.
29. Firewall
Software yang akan menjaga port-port sistem dari penyalah gunaan fungsinya.
30. Spam
Penyebar e-mail yang bertujuan untuk menawarkan suatu barang atau jasa.
31. worm
sejenis program yang dibuat dengan maksud memenuhi hard drive computer
korban dengan file-file yang diciptakannya.
32. Trojan horse
Semacam program yang dapat menggandakan dirinya sendiri seperti virus, dan
memasuki sistem dari computer korban kemudian menjalankan fungsi-fungsi
remote dari jarak jauh.




Reade more >>

Jumat, 20 Maret 2009

sistem bilangan

1

SISTEM BILANGAN
Banyak sistem bilangan yang dapat dan telah dipakai dalam melaksanakan
perhitungan. Tetapi ada sistem bilangan
yang sudah jarang dipakai ataupun tidak dipakai lagi sama sekali dan ada pula sistem bilangan yang hanya dipakai
pada hal-hal tertentu saja. Sistem bilangan limaan (quinary) dipergunakan oleh orang Eskimo dan orang Indian di
Amerika Utara zaman dahulu. Sistem bilangan Romawi yang sangat umum dipakai pada zaman kuno, kini
pemakaiannya
terbatas
pada pemberian nomor urut seperti I untuk pertama, II untuk kedua, V untuk kelima
dan
seterusnya; kadang-kadang dipakai juga untuk penulisan tahun seperti MDCCCIV untuk menyatakan tahun 1804.
Sistem bilangan dua belasan (duodecimal) sampai kini masih banyak dipakai seperti 1 kaki = 12 Inci, 1 lusin = 12
buah dan sebagainya.
Namun yang paling umum dipakai kini adalah sistem bilangan puluhan (decimal) yang kita
pakai dalam kehidupan
sehari-hari.
Karena komponen-komponen komputer digital yang merupakan
sistem digital
bersifat saklar (switch), sistem bilangan
yang paling sesuai untuk komputer
digital adalah sistem bilangan biner (binary). Keserdehanaan
pengubahan bilangan biner ke bilangan oktal atau heksadesimal dan sebaliknya, membuat bilangan
oktal dan
heksadesimal juga banyak dipakai dalam dunia komputer, terutama
dalam hubungan pengkodean. Bilangan Biner,
Oktal dan Heksadesimal
akan dibahas dalam bab ini didahului dengan pembahasan
singkat tentang bilangan
desimal sebagai
pengantar.



1.1 Sistem Bilangan Puluhan
Sistem bilangan puluhan atau desimal (decimal system) adalah sistem bilangan
yang kita pergunakan sehari-hari.
Sistem bilangan ini disusun oleh sepuluh simbol angka yang mempunyai nilai yang berbeda satu sama lain dan
karena itu dikatakan bahwa dasar/basis atau akar (base, radix) dari pada sistem bilangan ini adalah sepuluh. Kesepuluh
angka dasar tersebut, sebagaimana telah kita ketahui, adalah: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Nilai yang terkandung
dalam setiap simbol angka secara terpisah (berdiri sendiri) disebut nilai mutlak (absolute value). Jelaslah bahwa
harga maksimum yang dapat dinyatakan oleh hanya satu angka adalah 9. Harga-harga yang lebih besar dapat
dinyatakan hanya dengan memakai lebih dari satu angka secara bersama-sama. Nilai yang dikandung oleh setiap
angka di dalam suatu bilangan demikian ditentukan oleh letak angka itu di dalam deretan di samping oleh nilai
mutlaknya. Cara penulisan ini disebut sebagai sistem nilai (berdasarkan) letak/posisi (positional value system).
Angka yang berada paling kanan
dari suatu bilangan bulat tanpa bagian pecahan disebut berada pada letak ke 0 dan
yang di kirinya adalah ke 1, ke 2 dan seterusnya sampai
dengan ke (n-1) jika bilangan
itu terdiri dari n angka. Nilai
letak dari pada angka paling kanan, yaitu kedudukan ke 0, adalah terkecil, yaitu 100 = 1. Nilai letak ke 1 adalah 101,
nilai letak ke 2 adalah 102 = 100, dan seterusnya nilai letak ke n-1 adalah 10n-1.
Untuk bilangan yang mengandung bagian pecahan, bagian bulat dan pecahannya
dipisahkan oleh tanda koma (tanda
titik di Inggris, Amerika, dan lain-lain). Angka di kanan tanda koma puluhan (decimal point) disebut pada kedudukan
negatif, yaitu letak ke -1, ke -2 dan seterusnya
dan nilai letaknya adalah 10-1, 10-2, dan seterusnya 10-m untuk
kedudukan ke (-m) di kanan koma puluhan. Nilai yang diberikan oleh suatu angka pada suatu bilangan adalah
hasil
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (1 of 17)5/8/2007 2:45:49 PM
1
kali dari pada nilai mutlak dan nilai letaknya. Jadi, nilai yang diberikan oleh angka 5 pada bilangan 1253,476 adalah
5x101 = 50 dan yang diberikan oleh angka 7 adalah 7x10-2 = 0,07.
Secara umum, suatu bilangan puluhan yang terdiri atas n angka di kiri tanda koma puluhan dan m angka di kanan
tanda koma puluhan, yang dapat dinyatakan dalam bentuk:
N = an-1 an-2 ... a1 a0, a-1 a-2 ... a-m,
mempunyai harga yang dapat dinyatakan dalam bentuk:
N = an-1 10n-1 + an-2 10n-2 +...+ a1 101 + a0 100 + a-1 10-1 + a-2 10-2 + ...
+ a-m 10-m (1.1)
1.2 Biner, Oktal dan Heksadesimal
Secara umum, semua sistem digital bekerja dengan sistem bilangan biner (binary) sehingga sistem binerlah yang
paling penting dalam sistem digital. Selain sistem bilangan biner, sistem yang paling umum dipakai
dalam
pengkodean instruksi untuk komputer digital adalah sistem bilangan oktal dan hekadesimal.
Harga dalam desimal (puluhan) yang dinyatakan oleh suatu bilangan biner, oktal, heksadesimal atau yang lain-lain
yang bukan desimal dapat dihitung dengan memakai rumus:
an-1an-2... a1a0 a-1a-2... a-m= an-1 Rn-1 + an-2 Rn-2 +... + a1 R1 + a0 R0
+ a-1 R-1 + ... + a-m R-m (1.2)
dengan: an-1 = angka yang paling kiri,
R = Angka dasar dari pada sistem bilangan
n = cacah angka yang menunjukan bilangan bulat
m = cacah angka yang menunjukkan bilangan pecahan
Persamaan (1.2), yang merupakan bentuk umum dari pada persamaan (1.1), berlaku untuk semua sistem bilangan
yang berdasarkan letak yang tegas. Untuk semua sistem bilangan seperti bilangan Romawi, misalnya, persamaan ini
tentunya tak dapat dipergunakan.
1.2.1 Bilangan Biner
Sistem bilangan biner mempunyai hanya dua macam simbol
angka, yaitu 0 dan 1, dan karena itu dasar dari sistem
bilangan ini adalah dua. Harga yang ditunjukkan
oleh bilangan biner dalam puluhan dapat dihitung dengan memakai
persamaan
(1.2) di atas dengan memasukkan R= 2 ke dalamnya. Sebagai contoh, harga bilangan biner 101,01
adalah :
1 x 22 + 0 x 21 + 1 x 20 + 0 x 2-1 + 1 x 2-2 = 5,25
Dapat disadari bahwa bila kita bekerja dengan lebih dari satu bilangan,
maka kita akan mengalami kebingungan bila
kita tidak memakai suatu tanda yang menyatakan
dasar setiap bilangan. Untuk mencegah hal ini, pada setiap bilangan
dicantumkan
dasar bilangannya, seperti (101)2 atau 1012 untuk menyatakan bilangan 101 dalam biner. Jadi,
contoh diatas dapat dituliskan sebagai :
(101,01)2 = (5,25)10
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (2 of 17)5/8/2007 2:45:49 PM
1
Untuk uraian selanjutnya, kita akan memakai cara penulisan
ini bilamana
diperlukan. Bilamana dasar dari pada
bilangan sudah jelas dari uraian ataupun bila kita hanya membicarakan satu sistem bilangan, tentunya
kita tidak
perlu dan tak akan memberikan tanda tersebut. Didalam praktek pemrograman komputer, sering tanda tersebut hanya
diberikan kepada bilangan yang bukan puluhan.
1.2.2 Bilangan Oktal dan Heksadesimal
Bilangan Oktal mempunyai delapan macam simbol angka, yaitu: 0, 1, 2, 3, 4, 5, 6, 7, dan karena itu, dasar daripada
bilangan ini adalah delapan. Harga desimal yang dinyatakan oleh suatu bilangan oktal diperoleh dengan memasukkan
R= 8 kedalam pers. (1.2) di depan. Sebagai contoh,
(235,1)8 = 2 x 82 + 3 x 81 + 5 x 80 + 1 x 8-1 = (157,125)10.
Sistem bilangan Heksadesimal terdiri atas 16 simbol angka sehingga bilangan
dasarnya adalah 16. Sepuluh dari
simbol tersebut diambil dari kesepuluh
simbol angka pada sistem bilangan puluhan dan enam angka yang lain
diambil dari huruf dalam abjad A - F. Jadi, ke-16 simbol heksadesimal
adalah: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D,
E, F. Huruf-huruf A, B, C, D, C dan F secara berturut-turut bernilai 10, 11, 12, 13, 14, 15.
Harga desimal yang dinyatakan oleh bilangan heksadesimal
juga dapat dihitung
dengan memasukkan harga R = 16
kedalam pers. (1.2) di depan. Sebagai contoh,
(3C5,A)16 = 3 x 162 + 12 x 161 + 5 x 160 + 10 x 16-1
= (965,0625)10
Yang membuat sistem bilangan oktal dan heksadesimal banyak dipakai
dalam sistem digital adalah mudahnya pengubahan
dari biner ke oktal dan heksadesimal,
dan sebaliknya, seperti akan dibicarakan dalam sub-bab berikut ini.
1.3 Konversi Bilangan
Konversi bilangan desimal ke sistem biner diperlukan dalam menerjemahkan
keinginan manusia kedalam kode-kode
yang dikenal oleh sistem digital, terutama komputer digital. Konversi dari biner ke desimal diperlukan
untuk
menterjemahkan
kode hasil pengolahan sistem digital ke informasi
yang dikenal oleh manusia. Pengubahan
(konversi) dari biner ke oktal dan heksadesimal dan sebaliknya merupakan
pengantara konversi dari/ke biner ke/dari
desimal. Konversi ini banyak dilakukan
karena disamping cacah angka biner yang disebut juga "bit", singkatan dari
"binary digit", jauh lebih besar dibandingkan
dengan angka-angka pada sistem oktal dan heksadesimal,
juga karena
konversi itu sangat mudah.
Konversi dari biner, oktal dan heksadesimal ke sistem bilangan desimal,
seperti
telah dijelaskan di bagian depan,
dapat dilakukan dengan memakai
persamaan
(1.2). Konversi sebaliknya akan diterangkan
dalam sub-sub bab
berikut ini.
1.3.1 Konversi Desimal-Biner
Kalau kita perhatikan konversi dari biner ke desimal
dengan memakai pers.(1.2), maka dapat dilihat bahwa untuk
bagian bulat (di kiri tanda koma) kita peroleh dengan melakukan perkalian dengan 2 setiap kita bergerak ke kiri.
Untuk bagian pecahan, kita melakukan pembagian dengan 2 setiap kita bergerak ke kanan. Untuk melakukan
konversi dari desimal ke biner kita melakukan sebaliknya,
yaitu untuk bagian bulat bilangan desimal kita bagi
dengan 2 secara berturut-
turut dan sisa pembagian pertama sampai yang terakhir merupakan
angka-angka biner
paling kanan ke paling kiri. Untuk bagian pecahan, bilangan desimal dikalikan
2 secara
berturut-turut dan angka di
kiri koma desimal hasil setiap perkalian merupakan
angka biner yang dicari, berturut-turut dari kiri ke kanan.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (3 of 17)5/8/2007 2:45:49 PM
1
Contoh berikut ini memperjelas proses itu.
Contoh 1.
Tentukanlah bilangan biner yang berharga sama dengan bilangan desimal 118.
Pembagian secara berturut-turut akan menghasilkan:
118 : 2 = 59 sisa 0 7 : 2 = 3 sisa 1
59 : 2 = 29 sisa 1 3 : 2 = 1 sisa 1
29 : 2 = 14 sisa 1 1 : 2 = 0 sisa 1
14 : 2 = 7 sisa 0 0 : 2 = 0 sisa 0
Jadi, (118)10 = (01110110)2
Perhatikan bahwa walaupun pembagian diteruskan, hasil
berikutnya akan tetap 0 dan sisanya juga tetap 0. Ini benar
karena penambahan angka 0 di kiri bilangan
tidak mengubah harganya.
Contoh 2.
Tentukanlah bilangan biner yang berharga sama dengan bilangan desimal 0,8125.
Pengalian secara berturut-turut akan menghasilkan :
0.8125 x 2 = 1,625 0,500 x 2 = 1,000
0,625 x 2 = 1,250 0,000 x 2 = 0,000
0,250 x 2 = 0,500
Jadi, (0,8125)10 = (0,11010)2
Perhatikan bahwa angka-angka biner yang dicari adalah
angka yang di kiri tanda koma, dan yang paling kiri dalam
bilangan biner adalah angka di kiri koma hasil perkalian pertama. Juga perhatikan bahwa walaupun pengalian
diteruskan hasil perkalian akan tetap 0 dan ini benar
karena penambahan
angka 0 ke kanan tidak akan mengubah
harganya.
Contoh 3.
Ubahlah bilangan desimal 457,65 ke bilangan biner.
Untuk melakukan konversi ini, dilakukan pembagian untuk bagian bulatnya dan pengalian untuk bagian pecahannya
seperti yang dilakukan pada kedua contoh
sebelumnya, dengan hasil sebagai
berikut ini:
457 : 2 = 228 sisa 1 0,65 x 2 = 1,3
228 : 2 = 114 sisa 0 0,30 x 2 = 0,6
114 : 2 = 57 sisa 0 0,60 x 2 = 1,2
57 : 2 = 28 sisa 1 0,20 x 2 = 0,4
28 : 2 = 4 sisa 0 0,40 x 2 = 0,8
14 : 2 = 7 sisa 0 0,80 x 2 = 1,6
7 : 2 = 3 sisa 1 0,60 x 2 = 1,2
3 : 2 = 1 sisa 1 0,20 x 2 = 0,4
1 : 2 = 0 sisa 1 0,40 x 2 = 0,8
0,80 x 2 = 1,6
Jadi, (457,65)10 = (111001001,1010011001 .....)2
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (4 of 17)5/8/2007 2:45:49 PM
1
Dari contoh terakhir ini dapat dilihat bahwa untuk bagian pecahan,
pengalian dengan 2 akan berulang-ulang
menghasilkan deretan
1,6; 1,2; 0,4; 0,8 yang berarti bahwa deretan angka biner 11001100 akan berulang terus. Ini
berarti bahwa ada bilangan pecahan
puluhan yang tak dapat disajikan
dalam biner dengan ketelitian 100 %. Kesalahan
atau ralat konversi itu semakin kecil bila cacah angka biner (bit) yang dipergunakan lebih besar. Bagaimanapun
juga, cacah bit dalam setiap sistem digital sudah tertentu sehingga ketelitian pengkodean untuk setiap
sistem digital sudah tertentu pula.
1.3.2 Konversi Biner-Oktal-Heksadesimal
Kemudahan konversi biner-oktal-heksadesimal secara timbal balik terletak pada kenyataan bahwa 3 bit tepat dapat
menyatakan angka terbesar dalam oktal, yaitu 7, dan 4 bit tepat dapat menyatakan angka terbesar dalam heksadesimal,
yaitu F=(15)10. Ini berarti bahwa untuk mengubah
bilangan biner ke oktal, bilangan
biner dapat
dikelompokkan atas 3 bit setiap kelompok
dan untuk mengubah
biner ke heksadesimal, bilangan biner dikelompokkan
atas 4 bit setiap kelompok. Pengelompokan harus dimulai dari kanan bergerak ke kiri. Sebagai contoh, untuk
memperoleh
setara dalam oktal dan heksadesimal, bilangan biner 1011001111 dapat dikelompokkan sebagai berikut:
1 011 001 111 10 1100 1111
(1 3 1 7)8 (2 C F )16
Konversi sebaliknya, dari oktal dan heksadesimal ke biner juga dapat dilakukan
dengan mudah dengan menggantikan
setiap angka dalam oktal dan heksadesimal
dengan setaranya
dalam biner.
Contoh 1.
(3456)8 = (011 100 101 110)2
(72E)16 = (0111 0010 1110)2
Dari contoh ini dapat dilihat bahwa konversi dari oktal ke heksadesimal
dan sebaliknya akan lebih mudah dilakukan
dengan mengubahnya terlebih dahulu ke biner.
Contoh 2.
(3257)8 = (011 010 101 111)2
(0110 1010 1111)2 = (6AF)16
Perhatikan bahwa bilangan biner dalam konversi oktal biner dan konversi
biner-heksadesimal hanyalah berbeda
dalam pengelompokannya
saja.
1.3.3 Konversi Desimal-Oktal dan Heksadesimal
Konversi desimal ke oktal dan desimal ke heksadesimal dapat dilakukan
dengan melakukan pembagian berulangulang
untuk bagian bulat dan perkalian berulang-ulang untuk bagian pecahan seperti yang dilakukan pada konversi
desimal-
biner di bagian depan. Sebenarnya
cara ini berlaku untuk semua dasar sistem bilangan.
Contoh : Untuk (205,05)10
Oktal: Heksadesimal:
205 : 8 = 25 sisa 5 205 : 16 = 12 sisa 13 = D
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (5 of 17)5/8/2007 2:45:49 PM
1
25 : 8 = 3 sisa 1 12 : 16 = 0 sisa 12 = C
3 : 8 = 0 sisa 3
0,05 x 8 = 0,4 0,05 x 16 = 0,8
0,40 x 8 = 3,2 0,80 x 16 = 12,8 (12 = C)
0,20 x 8 = 1,6 0,80 x 16 = 12,8
0,60 x 8 = 4,8
0,80 x 8 = 6,4
0,40 x 8 = 3,2
0,20 x 8 = 1,6
Jadi, (205,05)10 = (315,031463146...)8 = (CD,0CCCC..)16
1.4 Komplemen
Dalam sistem digital, semua perhitungan aljabar, baik perjumlahan,
pengurangan,
perkalian maupun pembagian,
dilaksanakan dengan penjumlahan.
Perkalian
dan pembagian dilaksanakan dengan melakukan penjumlahan
diselingi penggeseran.
Pelaksanaan pengurangan
dengan penjumlahan
dilakukan dengan menambahkan harga
negatif bilangan pengurang. Ini dapat dilihat dari persamaan:
X - Y = X + (- Y)
Dalam pelaksanaanya, semua bilangan negatif dinyatakan dalam harga komplemennya.
Untuk setiap sistem
bilangan dengan dasar R, dibedakan
2 jenis komplemen,
yaitu komplemen R dan komplemen R-1. Jadi, untuk
sistem bilangan desimal dengan R= 10 ada komplemen 10 dan ada komplemen 9; untuk oktal ada komplemen
8 dan
komplemen 7; untuk heksadesimal ada komplemen 16 dan komplemen 15, dan seterusnya.
Komplemen suatu bilangan N dalam sistem bilangan dengan dasar R didefinisikan
sebagai berikut :
Komplemen R dari N : (N)c,R = Rn - N , N 0 (1.3)
= 0 , N = 0
Komplemen R-1 dari N : (N)c,R-1 = Rn - R-m - N (1.4)
dengan: n = cacah angka pada bagian bulat,
m = cacah angka pada bagian pecahan.
Contoh 1.
Tentukan komplemen R dari pada bilangan-bilangan berikut:
a. (345)10 b. (327,15)10 c. (10110)2
d. (1101,01)2 e. (320)16 f. (A53,2)16
Penyelesaian :
a. Komplemen 10: (345)c,10= 103- 345 = 1000 - 345 = 655
Komplemen 9: (345)c,9 = 103- 100 - 345 = 654
b. Komplemen 10: (327,15)c,10 = 103- 327,15
= 1000,00 - 327,15 = 672,85
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (6 of 17)5/8/2007 2:45:49 PM
1
Komplemen 9: (327,15)c,9 = 103- 10-2- 327,15
= 1000,00 - 0,01 - 327,15 = 672,84
c. Komplemen 2: (10110)c,2 = 25-(10110)2
= (100000)2 - (10110)2 = (01010)2
Komplemen 1: (10110)c,1 = 25 - 20 - (10110)2
= (100000)2 - (00001)2 - (10110)2
= (01001)2
d. Komplemen 2: (1101,01)c,2 = 24 - (1101,01)2 = (10000,00)2
( 1101,01)2
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (7 of 17)5/8/2007 2:45:49 PM
( 0010,11)2
Komplemen 1: (1101,01)c,1 = 25 - 20 - (1101,01)2 = (10000,00)2
( 0,01)2
( 1111,11)2
( 1101,01)2
( 0010,10)2
e. Komplemen 16: (320)c,16 = 163- (320)16
= (1000)16 - (320)16 = (CE0)16
Komplemen 15: (320)c,16= 163- 160- (320)16
= (1000)16 - (001)16 - (320)16 = (CDF)16
f. Komplemen 16: (A53,2)c,16 = 163- (A53,2)16
= (1000,0)16 - (320,0)16 = (5AC,E)16
Komplemen 15: (A53,2)c,15 = 163 - 16-1 - (A53,2)16
= (1000,0)16
(0000,1)16
( FFF,F)16
( A53,2)16
(5AC,D)16
Dari definisi dan contoh-contoh di atas dapat dilihat
bahwa komplemen
R-1 dari suatu bilangan dapat diperoleh
dengan mengurangi
angka terbesar dengan setiap angka dalam bilangan yang bersangkutan,
sedangkan
komple­
1
men R dapat diperoleh dengan menambahkan 1 ke angka paling kanan dalam komplemen R-1
Contoh 2.
Dari contoh 1 di atas dapat dilihat bahwa:
(345)c,9 = 654 (9-3= 6, 9-4= 5, 9-5= 4)
1
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (8 of 17)5/8/2007 2:45:49 PM
655 = (345)c,10
(327,15)c,9 = 672,84
1
672,85 = (327,15)c,10
(10110)c,1 = (01001)2
1
(01010)2 = (10110)c,2
dan seterusnya.
Sebenarnya, komplemen bilangan biner dapat diperoleh dengan sangat mudah. Komplemen 1 diperoleh dengan
menggantikan
setiap angka 0 menjadi 1 dan angka 1 menjadi 0. Komplemen 2 dapat diperoleh dengan
menambahkan 1 kepada komplemen 1 atau kalau kita bergerak dari kanan ke kiri, biarkanlah semua angka 0 dan
angka 1 paling kanan tak berubah
dan semua angka yang di kiri angka 1 ini diubah dari 0 menjadi 1 dan dari 1
menjadi 0.
Contoh 3.
(a) Untuk bilangan biner 10100100
komplemen 1 adalah : 01011011
komplemen 2 adalah : 01011100
Perhatikanlah bahwa untuk komplemen 1, masing-masing bit dikomplemenkan,
0 menjadi 1 dan 1 menjadi 0,
sedangkan
untuk komplemen 2 kedua bit 0 di kanan dan bit 1 paling kanan tidak diubah
sedangkan bit di kiri bit 1
paling kanan
ini dikomplemenkan masing-masing bitnya. Hal ini juga berlaku walaupun bilangan
biner itu
mempunyai bagian pecahan, seperti pada contoh (b) berikut ini.
(b) Untuk bilangan biner 10100,101
Komplemen 2 adalah: 01011,011
komplemen 1 adalah : 01011,010
1.5 Pengurangan Dengan Komplemen
Di bagian depan telah diterangkan bahwa tujuan pemakaian
komplemen
adalah untuk melaksanakan pengurangan
dengan penjumlahan.
Hal ini dapat dilakukan
dalam setiap sistem bilangan. Karena pengurangan dalam sistem
bilangan desimal dapat dilakukan dengan mudah kalau memakai
alat-alat tulis, pengurangan
dengan komplemen
tidak memberikan
keuntungan. Tetapi, dalam sistem elektronik
digital cara pengurangan dengan komplemen ini
sangat penting, dan semua
sistem digital memakai cara ini. Ini penting karena pengubahan bilangan biner menjadi
1
komplemennya
dapat dilakukan
dengan mudah dan karena peranti keras (hard ware) untuk penjumlahan dan
pengurangan dapat menggunakan komponen
yang sama sehingga harga akan lebih murah.
1.5.1 Pengurangan dengan komplemen R
Pengurangan dengan komplemen R (komplemen 10 dalam sistem bilangan desimal, komplemen 2 dalam biner)
untuk dua bilangan dapat dilakukan sebagai berikut:
Sebutlah yang dikurangi sebagai M dan pengurang sebagai N. Untuk menghitung
M - N, nyatakan N sebagai
komplemen R-nya dan tambahkan
ke M. Bila ada "end carry" (penambahan angka di kiri) pada penjumlahan
itu, maka angka tambahan tidak dipakai (dibuang saja). Bila tidak ada "end carry" ini berarti
bahwa hasil pengurangan
(yang dilakukan dengan penjumlahan)
itu adalah negatif. Untuk hal terakhir ini, harga hasil
sebenarnya adalah negatif dari pada komplemen
hasil penjumlahan
itu.
Contoh 1. Pengurangan dengan komplemen 10 untuk desimal.
25643 - 13674: M = 25643 25643
N = 13674 komplemen 10 = 86326
+
end carry 11969
end carry, dibuang : 11969
10023 - 13674: M = 10023 10023
N = 13674, komplemen 10 = 86326
+
96349
Karena tidak ada end carry, hasil ini dikomplemenkan, sehingga hasil sebenarnya
adalah - 03651.
Contoh 2.
Pengurangan dengan komplemen 2 untuk biner.
100100 - 100010 : M= 100100, N= 100010
dan -N= (100010)c,2 = 011110
Maka hasil pengurangan adalah :
100100
011110
+
end carry 000010
end carry, dibuang : 000010
100100 - 101100 :
Karena (101100)c,2 = 010100, maka penjumlahan menghasilkan :
100100
010100
+
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (9 of 17)5/8/2007 2:45:49 PM
1
111000
Karena tidak ada end carry, harga sebenarnya adalah negatif dari 111000, yaitu: -001000.
1.5.2 Pengurangan dengan komplemen R-1
Seperti pada pengurangan dengan komplemen R, pada pengurangan
dengan komplemen R-1 juga pengurang N
dinyatakan dalam komplemennya,
yaitu komplemen
R-1. Harga komplemen ini ditambahkan ke bilangan yang
dikurangi M. Perbedaan pelaksanaannya
dengan pengurangan dengan komplemen R adalah penangganan
endcarry.
Kalau pada pengurangan dengan komplemen R end-carry itu dibuang, maka pada komplemen R-1 end carry
itu ditambahkan ke angka yang paling kanan hasil penambahan. Penanganan carry seperti ini disebut "end carryaround
carry".
Contoh 1. Desimal: 25643 - 13674: 10023 - 13674:
25643 25643 10023 10023
- 13674 86325 - 13674 86325
end carry 11968 96348
1 (negatif)
11969 Komplemen-9 = - 03651
Contoh 2.
Biner : 100100 100100
100010 011101
end carry 000001
1
000010
100100 100100
101100 010011
110111
Negatif komplemen-1: - 001000
Dari uraian di atas dapat dilihat bahwa pengubahan suatu bilangan ke komplemen
R-1 lebih mudah dibandingkan
dengan pengubahan ke komplemen
R. Tetapi dalam pelaksanaan penjumlahan,
komplemen R-1 membutuhkan
dua
kali penjumlahan bila ada "end carry", sedangkan dalam komplemen R end carry diabaikan/
dibuang saja tanpa
perlu dijumlahkan lagi. Disamping itu, dalam penyajian
dengan komplemen R-1 ada dua harga 0, yaitu +0 dan -0,
sedangkan dalam komplemen R hanya ada satu 0. Hal ini dapat ditunjukkan dengan pengurangan suatu bilangan
dengan bilangan itu sendiri. Sebagai contoh, hasil 1011 - 1011 adalah:
Komplemen 2: 1011
0101
+
0000 (end carry dibuang)
Komplemen 1: 1011
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (10 of 17)5/8/2007 2:45:49 PM
1
0100
+ (tak ada end carry, negatif)
1111
Dalam perhitungan Aljabar, adanya dua harga nol ini dapat membingungkan,
terutama
bila tanda dipakai untuk
menentukan langkah proses selanjutnya. Namun demikian, karena mudahnya pengubahan ke komplemen
1 dalam
biner, penyajian dalam komplemen 1 masih juga dipakai.
1.6 Pengurangan dalam Komputer Digital
Setiap satuan data dalam komputer digital disajikan/dinyatakan dengan sederetan
angka-angka biner dengan panjang
yang tertentu. Penyajian
yang paling umum adalah dengan panjang deretan yang merupakan kelipatan 4 atau 8
seperti 4, 8, 16, 36, atau 64 bit. Panjang deretan yang membentuk satu kesatuan data ini sering disebut "panjang
kata" (word length).
Untuk data yang bersifat bilangan, setiap kata mempunyai bit tanda yang biasanya
digunakan bit yang paling tinggi
nilainya (Most Significant Bit, disingkat MSB), yaitu bit paling kiri. Untuk bilangan yang positif, umumnya bit tanda
berharga 0, sedangkan untuk bilangan negatif bit tanda ini berharga 1. Bilangan negatif dapat disajikan dalam 3 cara,
yaitu :
1. Dalam bentuk harga mutlak/magnitude dengan tanda (signed magnitude).
2. Dalam bentuk komplemen 1.
3. Dalam bentuk komplemen 2.
Dalam penyajian dalam bentuk harga mutlak dengan tanda, harga data yang sebenarnya dapat dilihat langsung dari
bagian harga mutlaknya dan bit tanda. Operasi
pengurangan dalam penyajian ini dilakukan seperti biasa dan tanda
hasilnya
ditentukan dengan membandingkan harga mutlak dari bilangan pengurang terhadap
yang dikurangi. Jadi,
bit tanda diperlakukan
secara terpisah. Dibandingkan
dua cara penyajian lainnya, penyajian ini lebih jarang dipakai
dalam komputer
kini.
Penyajian dalam komplemen tidak memperlakukan bit tanda terpisah dari bit-bit harga mutlak. Harga mutlak
sebenarnya tergantung dari harga bit tanda. Setiap data bilangan negatif mempunyai bit tanda 1 dan untuk
mengetahui harga mutlaknya, bilangan itu harus dikomplemenkan secara keseluruhan. Tetapi harga mutlak bilangan
positif segera dapat dilihat dari penyajian biner bilangan itu. Sebagai
contoh, untuk menyatakan bilangan desimal -
45 dalam biner 8 bit, pertama
harus dicari setara 45 dalam biner, baru dikomplemenkan. Harga biner 45 disajikan
dalam 8 bit adalah 0010 1101. Maka -45 adalah 1101 0010 dalam komplemen
1 dan 1101 0011 dalam komplemen 2.
Karena panjang kata dalam setiap komputer sudah tertentu maka dalam melakukan pengurangan dalam komplemen,
semua bit sebelah kiri yang berharga 0 pun harus ditunjukkan secara lengkap, tak boleh hanya memperhatikan bit-bit
yang di sebelah kanan bit 1 paling kiri. Sebagai contoh, untuk mengurangkan 17 - 5 dalam biner, maka pengurangan
harus dilakukan sebagai berikut :
Komplemen 1 : 0001 0001 0001 0001
0000 0101 1111 1010
end carry around 0000 1011
1
0000 1100
Komplemen 2 : 0001 0001 0001 0001
0000 0101 1111 1011
0000 1100
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (11 of 17)5/8/2007 2:45:49 PM
1
end carry dibuang 0000 1100
Kalau seandainya kedua operannya tidak dinyatakan secara lengkap, maka akan diperoleh :
17 10001 dapat membawa kepada 10001
5 101 011
10100
Ini jelas salah. Kesalahan ini sebenarnya dapat segera dilihat bila diperhatikan
bahwa hasil 10001-101 bertanda
negatif (bit paling kiri berharga
1).
Dalam melihat harga sebenarnya daripada hasil pengurangan, perhatikan
contoh berikut ini.
0000 0101 0000 0101 0000 0101
0101 1100 1001 0011 1001 0100
1001 1000 1001 1001
Harga sebenarnya : - (0110 0111) - (0110 0111)
(komplemen 1) (komplemen 2)
1.7 Penyajian Data
Seperti diterangkan di bagian depan, setiap sinyal diskrit dapat dinya-takan sebagai kombinasi dari sejumlah angka
biner (bit). Penyataan ini berarti pengubahan
suatu bentuk informasi kebentuk yang lain dengan pengkodean yang
terdiri atas sekelompok biner yang merupakan satu kesatuan.
Pengelompokkan yang paling banyak dilakukan adalah
pengelompokan
atas kelipatan 4 bit. Kode yang terdiri atas 4 bit disebut "Nibble", kelompok
yang terdiri atas 8 bit
disebut "byte", dan kelompok terdiri dari 16 bit (2 byte) disebut "word". Word yang terdiri atas lebih dari 2 byte
sering disebut long word. Berikut ini diuraikan secara singkat beberapa jenis kode yang sering dipergunakan dalam
teknik digital.
1.7.1 Kode BCD
Seperti telah diterangkan dalam uraian mengenai sistem bilangan oktal dan heksadesimal di bagian depan, untuk
menyatakan 1 angka desimal
diperlukan 4 angka biner. Tetapi dengan 4 bit sebenarnya dapat dinya-takan 16 macam
simbol yang berbeda sehingga kesepuluh simbol dalam bilangan desimal dapat dinya-takan dengan beberapa
himpunan (set) kode yang berbeda. Perlu dibedakan dengan tegas antara pengkodean dan konversi. Kalau suatu
bilangan dikonversikan ke bilangan lain maka kedua bilangan itu mempunyai harga/nilai. Sebagai contoh, kalau
angka 8 desimal dikonversikan ke biner, maka satu-satunya pilihan adalah 1000. Tetapi kalau angka 8 ini dikodekan
ke biner, ada bermacam-macam kode yang dapat dibentuk, walaupun hanya terdiri atas 4 bit. Dari bermacam-macam
kode untuk angka-angka desimal, kode BCD (singkatan dari Binary Coded Decimal)
merupakan kode yang paling
sederhana karena kode itu sendiri merupakan konversi dari desimal ke biner.
Setiap bit dalam BCD diberi bobot menurut letaknya dalam urutan kode sesuai
dengan rumus (1.2) di depan, yaitu 1,
2, 4, dan 8, berurut dari bit yang paling kanan. Jadi, untuk angka 9, yaitu 8 + 1, kode BCD-nya adalah: 1001; untuk
angka 6 yaitu 4 + 2, kodenya adalah: 0110. Kode-kode 1010, 1100, 1011, 1100, 1101, 1110, dan 1111 tidak ada
didalam BCD karena nilai kode-kode ini sudah lebih dari 9. Kode-kode BCD yang lengkap ditunjukkan pada Tabel
1.1.
Setiap angka desimal dikodekan dengan satu BCD yang empat bit. Karena itu, untuk menyatakan bilangan desimal
ratusan diperlukan 3 kode BCD, jadi 12 bit. Sebagai contoh, bilangan 163 dikodekan dengan 0001 0110 0011.
Seperti yang ditunjukkan pada Tabel 1.1, bobot bit pada setiap posisi dapat dibuat berbeda-beda. Keuntungan kode
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (12 of 17)5/8/2007 2:45:49 PM
1
BCD standar (8421) terletak pada kenyataan
bahwa kode itu merupakan konversi langsung dari bit ke angka
desimal. Dengan memberi bobot yang lain dapat diperoleh keuntungan
berupa simetri atau sifat komplemen.
Sebagai contoh, kode dengan bobot 2421 dan 84-2-1 mempunyai
sifat mengkomplemenkan sendiri (self complementing).
Perhatikan bahwa komplemen 3 adalah 6 dan dalam kode 84-2-1 ini ditunjukkan dengan 1010 (=6)
yang merupakan komplemen dari 0101 (=3).
Tabel 1.1. Kode-kode untuk angka-angka desimal
Desi- BCD* Excess-3
mal 8,4,2,1 (XS3) Gray 8,4,-2,-1 2,4,2,1
0 0000 0011 0000 0000 0000
1 0001 0100 0001 0111 0001
2 0010 0101 0011 0110 0010
3 0011 0110 0010 0101 0011
4 0100 0111 0110 0100 0100
5 0101 1000 1110 1011 1011
6 0110 1001 1010 1010 1100
7 0111 1010 1011 1001 1101
8 1000 1011 1001 1000 1110
9 1001 1100 1000 1111 1111
* Kode dengan bobot 8421 dianggap sebagai kode BCD standar.
1.7.2 Kode Excess-3 (XS3)
Seperti dapat dilihat dari Tabel 1.1, kode Excess-3 (XS3) diperoleh dengan menambahkan 3 (=0011) kepada kode
BCD standar, dan inilah alasan pemberian namanya. Tetapi dengan penambahan ini diperoleh sifat bahwa
komplemen dalam kode XS3 juga menghasilakan komplemen dalam desimal. Sebagai contoh, komplemen
0100 (=
1 dalam desimal) adalah 1011 (= 8 dalam desimal) dan dalam desimal 1 adalah 8. Watak mengkom-plemenkan
sendiri (self complementing) ini sangat berguna dalam komputer yang menggunakan kode BCD dalam perhitungannya
sebab rangkaian elektronik komplemennya menjadi sederhana.
1.7.3 Kode Gray
Dalam kode Gray, setengah bagian atas, yaitu untuk kode desimal 5-9, merupakan
bayangan cermin dari pada
setengah bagian bawah, yaitu kode untuk desimal
0-4, kecuali untuk bit 3 (bit ke 4 dari kanan). Sifat ini disebut
reflective. Di samping itu, seperti dapat dilihat pada Tabel 1.1 di depan, kode Gray juga mempunyai
sifat bahwa
kode untuk desimal yang berturutan berbeda hanya pada 1 bit. Sifat ini sangat penting dalam pengubahan sinyalsinyal
mekanis atau listrik ke bentuk digital. Sebagai contoh, kalau tegangan yang dikenakan pada suatu voltmeter
digital berubah dari 3 volt ke 4 volt (dalam biner dari 0011 ke 0100), maka ada kemungkinan bit 2 (bit ke 3 dari
kanan) akan berubah lebih dulu dari bit-bit yang lain sehingga akan memberikan penunjukan sementara 0111 (= 7)
yang jelas salah. Dengan penggunaan kode Gray kesalahan seperti ini tidak akan terjadi.
1.7.4 Kode penunjuk kesalahan
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (13 of 17)5/8/2007 2:45:49 PM
1
Dalam hubungan antar satu komputer dengan yang lain, sering terjadi perbedaan
antara sinyal yang dikirim dan
sinyal yang diterima. Ini terjadi karena adanya gangguan (noise) yang timbul pada saluran komunikasinya. Untuk
mengetahui adanya kesalahan itu sering ditambahkan satu bit tambahan kepada kode sinyal aslinya. Bit tambahan ini
disebut bit parity. Dengan penambahan bit parity ini, maka kesalahan satu bit dalam setiap kode yang merupakan
kesatuan dapat diketahui/
diditeksi. Bit parity biasanya
ditambahkan pada saat pengiriman dan dibuang
kembali di
sisi penerimaan
sebelum diproses. Perlu dicatat bahwa bit parity ini hanyalah menunjukkan adanya kesalahan, bukan
membetulkan kesalahan itu.
Dalam pemakaian bit parity dikenal dua macam cara: parity genap (even) dan parity ganjil (odd). Dalam sistem
parity ganjil, cacah bit 1 harus selalu ganjil. Bila dalam sistem ini diterima suatu kode dengan cacah bit 1 yang
genap, ini berarti
telah terjadi kesalahan dalam pengiriman. Dalam sistem parity genap cacah bit 1 dalam setiap unit
kode harus tetap genap. Bila dalam sistem ini diterima diterima suatu satuan kode dengan cacah bit 1 yang ganjil,
maka suatu kesalahan telah terjadi
dalam transmisi. Sebagai contoh, untuk kode-kode BCD standar di depan, satu
angka desimal akan dikirimkan sebagai satuan yang terdiri atas 5 bit setelah ditambahkan satu bit parity, biasanya
pada posisi nilai tertinggi (di kiri). Untuk kode-kode desimal 5 dan 8, yang kode sebenarnya adalah 0101 dan 1000,
dalam sistem parity ganjil akan dikirimkan sebagai 10101 dan 01000, sedangkan pada sistem parity genap kode-kode
tersebut akan dikirimkan sebagai 00101 dan 11000.
1.7.5 Kode Alfanumerik
Dalam penggunaan komputer secara umum, walaupun kode yang diolah dalam komputer itu sendiri adalah angkaangka
biner, tetapi selain angka-angka desimal juga diproses huruf-huruf dan tanda-tanda baca/tanda khusus lainnya.
Untuk memroses data seperti ini tentunya diperlukan sistem kode yang lebih luas dari pada sistem-sistem kode yang
telah diterangkan
sebelumnya. Kode yang berlaku
umum ini disebut kode "Alphanumeric" yang sering juga
disingkat dengan nama "Alphameric". Dua jenis kode yang paling umum dipakai dalam dunia komputer
sekarang
ini adalah: ASCII (baca: eskii, singkatan dari: American Standard Code for Information Interchange)
dan EBCDIC
(baca: ebsidik, singkatan dari: Extended Binary Coded Decimal Interchange Code).
ASCII terdiri atas 7 bit yang dapat mengkodekan semua angka desimal, huruf abjad, baik huruf besar maupun kecil,
tanda-tanda khusus dan tanda baca, dan beberapa kode kendali/kontrol yang umum dipakai dalam komunikasi
data.
Dalam praktek sekarang, walaupun aslinya 7 bit, kebanyakan
ASCII menggunakan 8 bit dengan bit tambahan
dipakai sebagai bit parity, kadang-kadang untuk membentuk aksara yang bukan aksara latin.
Sistem kode EBCDIC terdiri atas 8 bit, digunakan dalam komputer-komputer IBM tipe 360 dan 370 yang sangat
terkenal itu.
Dalam perekaman data pada kartu tebuk (puch card), data alfanumerik
dikodekan
dengan menggunakan kode
Hollerith standar yang terdiri atas 12 bit. Kartu tebuk standar terdiri atas 80 kolom yang terdiri atas 12 baris tebukan
yang dibedakan
atas 2 kelompok, yaitu baris 12, 11, dan 0 di bagian atas disebut sebagai zone dan baris 9, 8, 7,.., 1
di bagian bawah disebut baris numeric.
Dalam Tabel 1.2 ditunjukkan ketiga jenis kode Alfanumerik yang disebut di atas. Bilangan yang ditunjukkan dalam
kolom kode Hollerith dalam tabel ini menunjukkan
nomor baris yang ditebuk/dilubangi sedangkan posisi yang tidak
ditunjukkan
berarti kosong. Perhatikan bahwa kode-kode EBCDIC sangat erat hubungannya
dengan kode Hollerith.
Terutama dalam kode huruf, naiknya satu harga angka heksadesimal
pertama pada kode EBCDIC setara dengan
turunnya satu baris lubang pada kode Hollerith. Juga perhatikan bahwa dalam kode Hollerith, angka dinyatakan
dengan 1 lubang, huruf dengan 2 lubang sedangkan tanda lain dari 1, 2, atau 3 lubang pada kolom yang sama. Dalam
EBCDIC, untuk 4 bit paling kiri, angka dinyatakan dengan 1111 (F heksadesimal), huruf kapital dinyatakan dengan
C s/d E dan untuk huruf kecil dinyatakan dengan angka heksadesimal
8 s/d A, sedang
tanda lain dinyatakan
dengan 01xx, dengan x dapat berarti 0 atau 1. Dalam ASCII, karakter dengan kode dibawah 20 heksadesimal
digunakan sebagai kode kendali komunikasi, angka dikodekan
dengan 30h - 39h, huruf kapital dikodekan 41h -
5Ah, huruf kecil 61h - 7Ah dan kode yang lainnya untuk tanda-tanda baca. Jelaslah bahwa kode ASCII lebih mudah
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (14 of 17)5/8/2007 2:45:49 PM
1
untuk diingat.
Tabel 1.2. Kode Alfanumerik ASCII, EBCDIC, dan Hollerith
Tanda ASCII EBCDIC Kartu Tanda ASCII EBCDIC Kartu
NUL 00 00 12,0,9,8,1 blank 20 40 no punch
SOH 01 01 12, 9, 1 ! 21 5A 12,8,7
STX 02 02 12, 9, 2 " 22 7F 8,7
ETX 03 03 12, 9, 3 # 23 7B 8,3
BOT 04 37 9,7 $ 24 5B 11,8,3
ENQ 05 2D 0, 9,8,5 % 25 6C 0,8,4
ACK 06 2E 0, 9,8,6 & 26 50 12
BEL 07 2F 0,9,8,7 ' 27 7D 8,5
BS 08 16 11,9,4 ( 28 4D 12,8,5
HT 09 05 11,9,5 ) 29 5D 11,8,5
LF 0A 25 0,9,5 * 2A 5C 11,8,4
VT 0B 0B 12,9,8,3 + 2B 4E 12,8,6
FF 0C 0C 12,9,8,4 , 2C 6B 0,8,3
CR 0D 0D 12,9,8,5 - 2D 60 11
S0 0E 0E 12,9,8,6 . 2E 4B 12,8,3
S1 0F 0F 12,9,8,7 / 2F 61 0,1
DLE 10 10 12,11,9,8,1 0 30 F0 0
DC1 11 11 11,9,1 1 31 F1 1
DC2 12 12 11,9,2 2 32 F2 2
DC3 13 13 11,9,3 3 33 F3 3
DC4 14 35 9,8,4 4 34 F4 4
NAK 15 3D 9,8,5 5 35 F5 5
SYN 16 32 9,2 6 36 F6 6
ETB 17 26 0,9,6 7 37 F7 7
CAN 18 18 11,9,8 8 38 F8 8
EM 19 19 11,9,8,1 9 39 F9 9
SUB 1A 3F 9,8,7 : 3A 7A 8,2
ESC 1B 24 0,9,7 ; 3B 5E 11,8,6
FS 1C 1C 11,9,8,4 < 3C 4C 12,8,4
GS 1D 1D 11,9,8,5 = 3D 7E 8,6
RS 1E 1E 11,9,8,6 > 3E 6E 0,8,6
US 1F 1F 11,9,8,7 ? 3F 6F 0,8,7
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (15 of 17)5/8/2007 2:45:49 PM
1
@ 40 7C 8,4
Tabel 1.2. Kode Alfanumerik (Lanjutan)
Tanda ASCII EBCDIC Kartu Tanda ASCII EBCDIC Kartu
A 41 C1 12,1 a 61 81 12,0,1
B 42 C2 12,2 b 62 82 12,0,2
C 43 C3 12,3 c 63 83 12,0,3
D 44 C4 12,4 d 64 84 12,0,4
E 45 C5 12,5 e 65 85 12,0,5
F 46 C6 12,6 f 66 86 12,0,6
G 47 C7 12,7 g 67 87 12,0,7
H 48 C8 12,8 h 68 88 12,0,8
I 49 C9 12,9 i 69 89 12,0,9
J 4A D1 11,1 j 6A 91 12,11,1
K 4B D2 11,2 k 6B 92 12,11,2
L 4C D3 11,3 l 6C 93 12,11,3
M 4D D4 11,4 m 6D 94 12,11,4
N 4E D5 11,5 n 6E 95 12,11,5
O 4F 6 11,6 o 6F 96 12,11,6
P 50 D7 11,7 p 70 97 12,11,7
Q 51 D8 11,8 q 71 98 12,11,8
R 52 D9 11,9 r 72 99 12,11,9
S 53 E2 0,2 s 73 A2 11,0,2
T 54 E3 0,3 t 74 A3 11,0,3
U 55 E4 0,4 u 75 A4 11,0,4
V 56 E5 0,5 v 76 A5 11,0,5
W 57 E6 0,6 w 77 A6 11,0,6
X 58 E7 0,7 x 78 A7 11,0,7
Y 59 E8 0,8 y 79 A8 11,0,8
Z 5A E9 0,9 z 7A A9 11,0,9
[ 5B AD 12,8,2 ( 7B 8B 12,0
\ 5C 15 0,8,2 | 7C 4F 12,11
] 5D DD 11,8,2 ) 7D 9B 11,0
^ 5E 5F 11,8,7 ~ 7E 4A 11,0,1
_ 5F 6D 0,8,5 DEL 7F 07 12,9,7
‘ 60 14 8,1
*)
ASCII dan EBCDIC ditulis dalam kode Hexadecimal
1.8 Soal Latihan
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (16 of 17)5/8/2007 2:45:49 PM
1
1. Nyatakanlah bilangan-bilangan desimal berikut dalam sistem bilangan:
a. Biner, b. Oktal, c. Heksadesimal.
5 11 38 1075 35001 0.35 3.625 4.33
2. Tentukanlah kompelemen 1 dan kompelemen 2 dari bilangan biner berikut:
1010 1101 11010100 1001001
3. Tentukanlah kompelemen 9 dan kompelemen 10 dari bilangan desimal berikut:
21 139 2400 9101
4. Tentukanlah kompelemen 7 dan kompelemen 8 dari bilangan Oktal berikut:
21 137 320 161
5. Tentukanlah kompelemen 15 dan kompelemen 16 dari bilangan Heksadesimal:
BAC B3F 120 1A1
6. Dengan panjang kata 8 bit dan bit paling kiri menyatakan tanda, 0= positif dan 1= negatif, nyatakanlah
bilangan-bilangan desimal berikut dalam biner dengan menggunakan kompelemen 1 dan kompelemen 2:
7 -11 -27
7. Dalam sistem yang menggunakan ukuran kata 16 bit, tentukanlah harga desimal
dari bilangan-
bilangan
berikut:
Biner : 0100 1101 1100 1000; 1011 0100 1010 0101
Oktal : 73 ; 201 ; 172
Heksadesimal: 6B ; A5 ; 7C
8. Dengan melakukan operasi penjumlahan, laksanakan pengurangan berikut:
Desimal: 125 - 32; 15 - 72
Biner : 1001 - 1000; 1001 - 1110
(panjang kata 8 bit)
9. Nyatakanlah bilangan desimal berikut dalam kode-kode BCD, Gray dan Excess-
3:
51 125 0234
10. Tentukanlah hasil penjumlahan dalam kode BCD berikut:
52 + 19 125 + 93 59 + 45
11. Tuliskanlah kode ASCII dan EBCDIC, baik secara biner maupun heksadesimal,
larik : "Kodya Medan
(SUMUT)".
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab01.htm (17 of 17)5/8/2007 2:45:49 PM
2
2
GERBANG dan ALJABAR BOOLE
Konsep dasar aljabar Boole (Boolean Algebra) telah diletakkan oleh seorang matematisi Inggeris George Boole,
pada tahun 1854. Konsep dasar itu membutuhkan
waktu yang cukup lama untuk disadari kegunaannya, baik dalam
bidang matematika maupun dalam bidang teknik.
Pada tahun 1938 Claude Shannon, seorang ahli komunikasi, memanfaatkan
dan menyempurnakan konsep Boole
tersebut. Sekarang ini, aljabar Boole memegang
peranan yang sangat penting, tidak saja dalam logika, tetapi juga di
bidang lain seperti teori peluang/kemungkinan, teori informasi/
komunikasi, teori himpunan
dan lain-lain. Teori ini
juga dipakai dalam merancang komputer elektronik dengan menerjemahkannya ke dalam rangkaian saklar (switching
circuits) yang pada dasarnya adalah logika, tertutup atau terbuka, mengalirkan arus listrik atau tidak.
2.1 Gerbang Dasar dan Tabel Kebenaran
Harga peubah (variabel) logika, pada dasarnya hanya dua, yaitu benar (true) atau salah (false). Dalam persamaan
logika, umumnya simbol 1 dipakai
untuk menyatakan benar dan simbol 0 dipakai untuk untuk menyatakan salah.
Dengan memakai simbol ini, maka keadaan suatu logika hanya mempunyai dua kemungkinan,
1 dan 0. Kalau tidak
1, maka keadaan itu harus 0 dan kalau tidak 0 maka keadaan itu harus 1.
Operasi yang paling mendasar dalam logika adalah penyangkalan dengan kata-kata "tidak" (NOT). Jadi, "benar"
adalah "tidak salah" dan "salah" adalah
"tidak benar". Operasi ini dikenal secara umum dengan nama "inversion"
yang disimbolkan dengan garis di atas peubah yang disangkal ataupun tanda petik (') di kanan-atas peubah itu.
Dengan notasi ini, maka logika penyangkalan dapat dituliskan
sebagai :
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (1 of 16)5/8/2007 2:45:52 PM
Z = A atau Z = A’ (2.1)
Karena masukan A hanya dapat berkeadaan 0 atau 1, maka Z juga hanya dapat berkeadaan 1 atau 0. Keadaan
keluaran Z untuk setiap keadaan masukannya dapat ditunjukkan dalam bentuk tabel yang disebut "tabel
kebenaran" (truth table), yang sering juga disebut tabel kombinasi (combination table), sebagai berikut:
Tabel Kebenaran NOT
A Z= A
0 1
1 0
Dari pers. (2.1) di atas dapat dilihat, yang juga ditunjukkan dalam tabel kebenaran
di atas, bahwa fungsi Z
berkeadaan 1 bila A berkeadaan 0. Perhatikan juga bahwa fungsi dinyatakan untuk keadaan 1 dan peubah yang
= 0 dan 0 = 1 atau: 1’ = 0 dan 0’ = 1
Gerbang elektronik yang berfungsi menidakkan ini disebut gerbang NOT dan sering juga disebut "inverter". Bila
masukan gerbang NOT dinamakan
A dan keluarannya dinamakan Z, maka hubungan masukan dan keluaran itu
dituliskan sebagai:
2
berkeadaan 0 di-NOT-kan (dikomplemenkan) untuk membuat Z = 1. Hal ini berlaku secara umum dalam aljabar
Boole dan untuk peubah yang aktif untuk tegangan 0 Volt (rendah) sering diberi nama dengan garis komplemen
diatasnya. Bentuk keluaran suatu rangkaian logika dalam bentuk fungsi Boole dapat diperoleh dengan mudah dari
tabel kebenaran
rangkaian
logika yang bersangkutan. Tetapi fungsi yang dihasilkan dari tabel kebenaran umumnya
belumlah dalam bentuk yang sederhana, yang membutuhkan
gerbang yang paling sedikit, dan masih perlu
disederhanakan. Penyederhanaan ini akan dibahas dalam bab-bab berikutnya.
Dua operasi yang paling mendasar lainnya dalam aljabar logika adalah
operasi
"DAN" (AND) dan operasi
"ATAU" (OR). Gerbang elektronik yang merealisasikan
logika ini masing-masing diberi nama gerbang "AND" dan
gerbang "OR". Perlu ditegaskan kembali bahwa untuk logika positif yang dipakai seterusnya dalam buku ini, 1
diartikan benar dan 0 diartikan salah dan secara elektroniknya, 1 diartikan sebagai tegangan tinggi (paling umum
adalah +5 Volt) dan 0 diartikan sebagai tegangan rendah (0 Volt). Tegangan elektronik 0 - 5 Volt ini dikenal sebagai
level TTL, singkatan dari Transistor-Transistor Logic.
Untuk suatu gerbang OR dengan 2 masukan, katakanlah A dan B, keluarannya
akan benar (= 1) bila salah satu
masukan A "atau" B adalah benar dan keluaran
itu akan salah (= 0) bila kedua masukan A dan B secara bersamasama
salah. Untuk gerbang AND dengan dua masukan A dan B, keluarannya akan benar hanya bila kedua
masukannya A "DAN" B adalah benar dan salah bila salah satu masukan itu salah. Keterangan ini ditunjukkan
lebih
jelas oleh tabel kebenaran pada Gambar 2.1.
masukan keluaran masukan keluaran
A B Z= A+B A B Z= A.B
0 0 0 0 0 0
0 1 1 0 1 0
1 0 1 1 0 0
1 1 1 1 1 1
(a) (b)
Gambar 2.1. Tabel-tabel kebenaran gerbang OR dan AND
(a) Gerbang OR: Z = A + B (b) Gerbang AND: Z = A.B = AB
Dalam aljabar Boole, operasi yang dilakukan oleh gerbang OR disimbolkan
dengan operator "+" dan dibaca OR
atau "ATAU" dan operasi AND disimbolkan dengan operator "." dan dibaca AND atau "DAN". Tanda operator "."
sering dihilangkan
saja dengan catatan bahwa tanpa ada operator
lain diartikan sebagai operasi
AND. Seperti
ditunjukkan dalam Gambar 2.1, operasi OR dan AND untuk dua peubah masukan dituliskan sebagai berikut :
OR : Z = A + B (2.2)
AND : Z = A.B = AB (2.3)
Simbol yang umum dipakai dalam penyajian rangkaian logika untuk gerbang OR dan AND, juga NOT, ditunjukkan
pada Gambar 2.2.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (2 of 16)5/8/2007 2:45:52 PM
2
Gambar 2.2. Simbol-simbol gerbang dasar NOT, OR dan AND
(a) NOT: Z = A, (b) OR: Z = A+B, (c) AND: Z = A.B
Dalam praktek, terutama dalam hubungan pernyataan fungsi Boole dan penyederhanaannya, operator OR sering
dibaca "tambah" dan operator AND sering dibaca "kali". Karena kebiasaan ini, sering orang menganggap bahwa
peubah logika (Boole) adalah peubah biner. Perlu ditegaskan bahwa peubah logika bukanlah peubah biner. Kalau
peubah biner mempunyai harga yang padanya dapat dilakukan operasi aritmatika, maka peubah logika hanyalah
simbol dan tidak mempunyai harga yang dapat ditambah-kurangkan atau dikali-bagikan. Tabel kebenaran
OR pada
Gambar 2.1 menunjukkan hal ini. Dalam logika, 1+ 1= 1 sedangkan dalam biner, 1 + 1 =10. Selain itu, dalam logika
tidak ada pengurangan
dan pembagian.
Pernyataan untuk gerbang OR dan AND dengan 2 masukan di atas dapat dikembangkan untuk semua jumlah
masukan; keluaran OR adalah 1 (benar) bila salah satu masukannya 1 dan hanyalah 0 (salah) bila semua masukannya
0; keluaran
AND adalah 0 (salah) bila salah satu masukannya 0 dan hanyalah benar bila semua masukannya 1.
Dalam pernyataan ini tersirat
suatu dualitas antara OR dan AND, yaitu pernyataan untuk OR adalah lawan/
kebalikan daripada pernyataan untuk AND. Bila pernyataan untuk OR dipakai untuk AND, artinya menggantikan
AND pada tempat OR, maka keadaan 1 (benar) harus digantikan dengan 0 (salah) dan keadaan 0 (salah) digantikan
dengan 1 (benar), jadi keadaannya dikomplemenkan.
Keadaan serupa berlaku bila AND pada pernyataan AND
digantikan
dengan OR.
2.2 Gerbang Tambahan
Di samping gerbang-gerbang elektronik NOT, OR, dan AND, dibuat juga gerbang
elektronik lain yang sangat
mempermudah perencanaan beberapa
bentuk rangkaian logika. Gerbang tersebut adalah gerbang-gerbang NOR,
NAND, Exclusive-
OR (EXOR), Exclusive-NOR (EXNOR) atau Equivalence.
Keluaran gerbang NOR adalah komplemen dari keluaran OR, dan dari kenyataan
itulah disebut NOR yang
merupakan singkatan dari NOT OR. Jadi, gerbang NOR merupakan gerbang OR yang di keluarannya diberi gerbang
NOT pada keluarannya. NAND, yang merupakan singkatan daripada
NOT AND, juga dapat dipandang sebagai
gabungan antara AND dan NOT, yaitu gerbang AND dengan NOT pada keluarannya. Jadi, walaupun NOT-nya
ditempelkan didepan nama gerbang-gerbang NOR dan NAND, sebenarnya NOT itu ditempelkan di bagian keluaran
gerbang OR dan AND. Simbol yang dipakai untuk menyatakan NOR adalah lambang OR yang ditambahkan
lingkaran kecil pada keluarannya, dan lambang untuk NAND adalah lambang AND dengan lingkaran kecil di keluarannya.
Lambang-lambang gerbang NOR dan NAND ditunjukkan pada Gambar 2.3 yang juga menunjukkan tabel
kebenaran masing-masing gerbang.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (3 of 16)5/8/2007 2:45:52 PM
EXOR : Z = A + B = A B + AB
EXNOR: Z = A + B = A B + A B
Dari kesamaan ini dapat dilihat bahwa EXOR dan EXNOR dapat dibentuk dengan menggunakan AND dan OR
ditambah NOT.
2
A B Z=A+B A B Z= A B
0 0 1 0 0 1
0 1 0 0 1 1
1 0 0 1 0 1
1 1 0 1 1 0
(a) (b)
Gambar 2.3. Tabel kebenaran dan simbol gerbang-gerbang NOR (a) dan NAND (b).
Untuk masukan A dan B, persamaan keluaran daripada gerbang-gerbang NOR dan NAND adalah :
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (4 of 16)5/8/2007 2:45:52 PM
NOR : Z = A + B NAND : Z = A B
Perhatikan bahwa keluaran NOR benar-benar merupakan komplemen daripada
keluaran OR dan keluaran NAND
merupakan komplemen daripada
AND.
Gerbang-gerbang OR dan NOR sebenarnya adalah gerbang-gerbang inclusive-
OR dan inclusive-NOR, walaupun
kata inclusivenya tidak disebutkan
dengan tegas. Kalau keluaran (inclusive) OR berlogika 1 asal salah satu
masukannya berlogika
1, maka keluaran exclusive-OR (EXOR) hanya akan berlogika 1 bila kedua masukannya
tidak sama. Keluaran exclusive-NOR (EXNOR), disebut juga Equivalence, hanya akan berlogika 1 bila kedua
masukannya sama. Dalam Gambar
2.4 ditunjukkan lambang dan tabel kebenaran beserta persamaan gerbang EXOR
dan EXNOR. Operasi EXOR ditunjukkan dengan + dan operasi EXNOR ditunjukkan dengan tanda "º".
Dari tabel kebenaran dalam Gambar 2.4 dapat dilihat bahwa gerbang EXOR dan EXNOR dapat juga dinyatakan
sebagai berikut:
2
A B Z A B Z
0 0 0 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1
(a) (b)
Gambar 2.4. Tabel kebenaran dan Simbol gerbang-gerbang EXOR (a) dan EXNOR (b).
2.3 Teorema dan Hukum Dasar Aljabar Boole
Seperti telah diterangkan di bagian depan, setiap peubah Boole hanya dapat berkeadaan satu dari dua keadaan, 0 atau
1. Jadi, kalau satu peubah di-OR-kan dengan 0 maka hasilnya akan tidak berubah sedangkan bila satu peubah di-ORkan
dengan 1, maka apapun keadaan peubah itu sebelumnya akan menjadi 1. Tetapi, bila satu peubah di-AND-kan
dengan 1, maka hasilnya tidak akan berubah sedangkan bila di-AND-kan dengan 0, apapun keadaan peubah itu
sebelumnya akan berubah menjadi 0. Ini dapat disimpulkan
dalam bentuk teorema dasar:
X + 0 = X X.0 = 0
X + 1 = 1 X.1 = X (2.4)
Kalau suatu peubah di-OR-kan dengan dirinya sendiri, maka hasilnya akan 0 bila keadaan variabel itu adalah 0 dan
hasilnya akan 1 bila keadaan variabel itu adalah 1. Jadi, peng-OR-an satu variabel dengan dirinya sendiri
menghasilkan keadaan yang sama dengan keadaan variabel itu. Keadaan serupa berlaku untuk operasi AND. Ini
disebut hukum idempoten:
X + X = X X.X = X (2.5)
Sesuai dengan logika, maka kalau tidak benar disangkal (di-NOT-kan), hasilnya
menjadi benar dan kalau tidak-salah
di-NOT-kan, hasilnya menjadi salah. Dengan kata lain, penidakan/penyangkalan (komplementasi) dua kali akan
menghasilkan
keadaan aslinya. Ini dikenal dengan nama hukum involusi yang dituliskan
sebagai:
X = X (2.6)
Hasil dari keadaan benar ATAU tidak benar pasti selalu benar dan keadaan salah ATAU tidak salah juga akan
selalu benar (terpenuhi). Tetapi keadaan salah DAN tidak salah dan benar DAN tidak benar akan selalu salah. Jadi,
dalam aljabar Boole dapat dinyatakan dengan hukum komplemen sebagai berikut:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (5 of 16)5/8/2007 2:45:52 PM
X + X = 1 (selalu benar) (2.7)
X .X = 0 (selalu salah)
2
Untuk fungsi-fungsi Boole dengan dua peubah atau lebih, dikenal juga hukum-hukum kumulatif, assosiatif dan
distributif yang berlaku dalam aljabar
biasa, yaitu:
Hukum Kumulatif : XY = YX ( I ) (2.8)
X + Y = Y + X (II )
Hukum Assosiatif: (X Y) Z = X (Y Z) = XYZ ( I ) (2.9)
(X+Y) + Z = X + (Y+Z) = X + Y + Z (II)
Hukum Distributif: X (Y + Z) = X Y + X Z ( I )
X + Y Z = (X + Y)(X + Z) (II) (2.10)
Hukum yang terakhir ini, yang tidak ada dalam hukum distributif aljabar biasa,
dapat dibuktikan sebagai berikut:
(X+Y)(X+Z) = XX + XZ + YX + YZ (distributif I)
= X + XZ + XY + YZ (idempoten)
= X.1 + XZ + XY + YZ
= X(1+Z+Y) + YZ (substitusi p= Z+Y
= X + YZ dan 1 + p = 1 )
Di samping dengan cara seperti di atas, keadaan itu juga dapat dibuktikan
dengan mudah dengan membuat tabel
kebenaran. Perlu ditegaskan disini bahwa dua fungsi adalah sama bila kedua fungsi itu berlogika sama untuk semua
kombinasi
masukan yang mungkin. Untuk pembuktian pers. (2.10) di atas, karena ada 3 peubah, maka ada 8 (= 23)
kemungkinan kombinasi
masukan. Harus dapat ditunjukkan
bahwa untuk setiap kombinasi masukan X, Y dan Z,
keadaan f1= X + YZ adalah sama dengan keadaan f2= (X+Y)(X+Z). Ini ditunjukkan dalam Gambar 2.6. Kadangkadang,
pembuktian
kesamaan dua fungsi lebih mudah dengan tabel kebenaran
daripada pembuktian dengan
memakai hukum-hukum dasar, tentunya terbatas pada fungsi dengan peubah yang sedikit.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (6 of 16)5/8/2007 2:45:52 PM
X Y Z YZ f1 X+Y X+Z f2
0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0
0 1 0 0 0 1 0 0 f1 = X + YZ
0 1 1 1 1 1 1 1 f2 = (X+Y)(X+Z)
1 0 0 0 1 1 1 1
1 0 1 0 1 1 1 1 f1 = f2
1 1 0 0 1 1 1 1
1 1 1 1 1 1 1 1
Gambar 2.6. Contoh pembuktian kesamaan dengan memakai tabel kebenaran.
Satu hal yang perlu diperhatikan dalam pembentukan tabel kebenaran seperti dalam Gambar 2.6 adalah penyusunan
kombinasi masukan secara berurut, mulai dari setara biner terkecil sampai yang terbesar. Ini merupakan
suatu cara
standar penyusunan tabel kebenaran dan perlu untuk menghindari kemungkinan adanya kombinasi yang terlupakan.
Perlu juga diperhatikan bahwa walaupun keadaan peubah X, Y dan Z yang 0 dan 1 bukanlah biner, kombinasinya itu
dapat diartikan dalam harga biner.
Dalam Tabel 2.1 dirangkum Hukum Dasar Aljabar Boole yang dapat digunakan
dalam menyederhanakan fungsi-
2
fungsi Boole seperti yang akan dibahas dalam sub-bab berikut ini.
2.4 Penyederhanaan Fungsi Boole Secara Aljabar
Ditinjau dari segi rangkaian logika, semua sistem digital dapat dibedakan
atas dua jenis:
· rangkaian kombinasi (combinational circuit) dan
· rangkaian berurut (sequential circuit).
Dalam rangkaian kombinasi, keluaran rangkaian pada setiap saat hanya ditentukan
oleh masukannya pada saat itu.
Pada rangkaian berurut, selain ditentukan oleh masukan saat itu, keluaran juga ditentukan oleh keadaan keluaran
sebelumnya.
Jadi, rangkaian berurut mempunyai kemampuan
untuk mengingat keadaan keluarannya pada saat
sebelumnya dan karena itu rangkaian berurut digunakan sebagai alat penyimpan/pengingat (storage/memory) dalam
sistem digital.
Tabel 2.1. Rumus-rumus dasar aljabar Boole.
1. Operasi dengan 0 dan 1 x + 0 = x x.0 = 0
x + 1 = 1 x.1 = x
2. Hukum Idempoten x + x = x
x.x = x
3. Hukum Involusi x = x
4. Hukum Komplement x + x = 1 x.x = 0
5. Hukum Kumutatif x + y = y + x
x.y = y.x
6. Hukum Assosiatif (x+y)+z = x+(y+z) = x+y+z
(xy)z = x(yz) = xyz
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (7 of 16)5/8/2007 2:45:52 PM
2
7. Hukum Distributif x(y+z) = xy+xz
x+yz = (x+y)(x+z)
Pada umumnya, setidak-tidaknya di bagian masukan atau keluarannya, rangkaian berurut
juga mempergunakan
rangkaian kombinasi. Karena itu, penyederhanaan
rangkaian kombinasi merupakan hal yang penting dalam setiap
perencanaan
sistem digital. Dengan penyederhanaan akan diperoleh rangkaian yang akan membutuhkan
gerbang
yang lebih sedikit dengan jumlah masukan yang lebih sedikit dibandingkan dengan merealisasikan/
mengimplementasikan fungsi Boole hasil perencanaan awal.
Penyederhanaan fungsi Boole dapat dilakukan dengan beberapa cara/ metoda, antara lain:
· cara aljabar,
· cara pemetaan dan
· cara tabulasi.
Dua cara terakhir akan diuraikan kemudian. Berikut ini akan diberikan
beberapa
contoh penyederhanaan fungsi
Boole sederhana secara aljabar.
Rumus-rumus penyederhanaan berikut ini dapat dipandang sebagai rumus dasar
yang siap pakai. Dengan memakai hukum-hukum dan teorema dasar di depan dapat diperoleh:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (8 of 16)5/8/2007 2:45:52 PM
XY + XY = X(Y+Y ) = X.1 = X (2.11)
X + XY = X(1+Y) = X.1 = X (2.12)
(X+Y)(X+Y ) = X.X + X(Y+Y) + Y.Y
= X + X.1 + 0 = X + X
= X (2.13)
X(X+Y) = X + XY = X.1 + XY = X(1+Y)
= X (2.14)
(X+Y )Y = XY + YY
= XY (2.15)
XY + Y = (X+Y)( Y +Y) (hukum distributif)
= X + Y (2.16)
Satu teorema yang sangat penting dalam aljabar Boole adalah teorema de Morgan yang menunjukkan dualitas dalam
komplementasi operasi OR dan AND. Dalil de Morgan mengubah perkalian (operasi AND) menjadi perjumlahan
(operasi OR) dengan komplementasi. Hukum de Morgan adalah:
X + Y = X . Y (a)
dan (2.17)
2
X Y = X + Y (b)
Hukum ini dapat dibuktikan dengan membuatkan tabel kebenaran untuk masing-masing operasi seperti ditunjukkan
dalam Gambar 2.7.
X Y X+Y X.Y X.Y X+Y
0 0 1 1 1 1
0 1 0 0 1 1
1 0 0 0 1 1
1 1 0 0 0 0
Gambar 2.7. Tabel kebenaran pembuktian hukum de Morgan.
Perhatikan bahwa untuk semua kombinasi masukan X dan Y keadaan di kolom 3 tepat sama dengan keadaan di
kolom 4 (hukum a) dan keadaan di kolom 5 tepat tepat sama dengan keadaan di kolom 6 (bukti hukum b).
Walaupun ditunjukkan hanya untuk 2 peubah, tetapi hukum de Morgan pers. (2.7) berlaku juga untuk sembarang
cacah peubah. Ini dapat dibuktikan dengan mudah dengan metode substitusi, yaitu dengan memberikan
satu nama
peubah baru untuk suatu bagian pernyataan. Sebagai contoh, untuk tiga peubah dilakukan sebagai berikut :
X + Y + Z = X . Y + Z = X.Y. Z
X . Y . Z = X + Y . Z = X + Y + Z
Dengan memakai dalil de Morgan, kita dapat merealisasikan fungsi AND dengan gerbang NOR atau fungsi OR
dengan gerbang NAND. Mengenai gerbang NOR dan NAND akan dijelaskan kemudian; tetapi dapat disebutkan
sebelumnya bahwa pada dasarnya, semua gerbang dapat direalisasikan
dengan menggunakan
gerbang NAND dan
NOR sehingga biasanya
lebih mudah memperoleh gerbang-gerbang ini di pasaran.
Dalam menyederhanaan fungsi-fungsi Boole secara aljabar, penguasaan
sekumpulan rumus dasar akan sangat
membantu. Untuk memudahkan pemakaiannya
dalam Tabel 2.2 dikumpulkan beberapa rumus tambahan yang
melengkapi rumus dasar yang diberikan dalam Tabel 2.1. Semakin banyak kita melakukan penyederhanaan, semakin
sering memakai rumus-rumus tersebut, semakin hafal pula kita akan rumus-rumus tersebut.
2.5 Penyajian Fungsi Boole
Seperti disebutkan di bagian depan, dalam pembicaraan aljabar Boole pengertian
operasi AND sering disebut
sebagai perkalian dan operasi OR disebut perjumlahan. Dengan memakai pengertian ini, maka istilah sukumin
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (9 of 16)5/8/2007 2:45:52 PM
2
(singkatan dari "suku minimum" yang berasal dari istilah minterm, minimum term) dan sukumax (singkatan dari
"suku maksimum" yang berasal dari istilah maxterm, maximum term) dapat dijelaskan lebih mudah. Sukumin dan
sukumax juga dikenal
dengan nama lain, yaitu "standard product" untuk sukumin dan "standard sum" untuk
sukumax. Ini lebih memudahkan uraian aljabar dan penyajian fungsi-fungsi logika (fungsi Boole).
Sukumin adalah perkalian (operasi AND) dari sejumlah literal. Literal
disini dimaksudkan sebagai peubah, baik
dalam bentuk sebenarnya maupun komplemennya.
Dalam satu suku, setiap literal muncul paling banyak satu kali.
Ini berarti bahwa bila satu suku mengandung literal A, misalnya, suku tersebut tidak boleh
Tabel 2.2. Rumus-rumus Tambahan Boole.
1. Teorema penyederhanaan: x y + x y = x
x + x y = x
(x + y) y = x y
(x+y)(x+y ) = x
x (x+y ) = x
x + y = x + y
2. Hukum de Morgan: x + y + z+ ... = x y z ...
x . y . z. ... = x + y + z + ...
3. Teorema Konsensus: xy + yz + xz = xy + xz
(x+y)(y+z)(x+z) = (x+y)( x+z )
(x+y)(x+z) = xz + xy
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (10 of 16)5/8/2007 2:45:52 PM
2
4. Dualitas (x + y + z + ...)D = x y z
(x y z ...)D = x + y + z + ....
[f (x1, x2, x3, ..., xn, 0, 1, +, .)]D = f (x1, x2, x3, ..., xn, 0, 1, +, .)
mengandung literal A. Karena untuk n peubah dapat dibentuk 2n macam kombinasi,
maka untuk n peubah dapat
dibentuk sejumlah 2n sukumin. Setiap sukumin berharga 1 hanya untuk satu kombinasi. Sebagai contoh, untuk dua
peubah A dan B, sukumin yang dapat dibentuk adalah AB, AB, AB dan AB. Sukumin AB akan berharga 1 hanya
untuk A = B = 0 atau A = 1 dan B = 1; sukumin AB = 1 hanya bila A = 0 dan B = 1, dan seterusnya. Untuk
penyingkatan penulisan, sukumin sering ditulis secara singkat dengan mi, dengan i menunjukkan harga desimal
daripada
sukumin tersebut. Sebagai contoh, sukumin AB akan berharga 1 hanya untuk AB= 01, artinya A = 0 dan B = 1,
dan karena harga desimal daripada biner 01 adalah
1 maka sukumin AB disebut sukumin 1 atau m1, sukumin AB
disebut m3, dan sebagainya .
Sukumax adalah penjumlahan (operasi OR) daripada sejumlah literal dengan setiap literal muncul hanya 1 kali, dan
setiap sukumax mempunyai harga 0 hanya untuk satu macam kombinasi daripada literal pembentuknya.
A + B + C
adalah sukumax yang dapat dibentuk dari 3 peubah A, B dan C dan berharga 0 hanya bila A = 1, B = 0, dan C = 0.
Untuk penulisan secara singkat, sukumax ditulis dengan Mi, dengan i sebagai harga desimal daripada biner yang
dibentuk oleh kombinasi AND peubahnya. Sukumax (A+B+C), yang akan berharga 0 hanya bila A= 0, B= 0 dan C=
0, yaitu bila ABC= 000 = 0 desimal, dituliskan dengan M0.
Perhatikan dalam penentuan sukumin dan sukumax di atas, bahwa untuk sukumin setiap literal yang dalam bentuk
komplemen diartikan 0 sedangkan dalam penentuan sukumax setiap literal dalam bentuk komplemen
diartikan 1. Ini
adalah karena dalam sukumin kita membentuk suku yang berharga 1 sedangkan dalam sukumax kita membentuk
suku yang berharga 0.
Dengan dalil de Morgan dapat dilihat dengan mudah bahwa:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (11 of 16)5/8/2007 2:45:52 PM
mi = Mi
dan
Mi = mi
Untuk 3 peubah, misalnya a, b, dan c, sukumin-5 dan sukumax-5 (i= 5) dapat ditulis:
m5 = a b c
m5 = a + b + c = M5
Bila suatu fungsi Boole ditulis sebagai perjumlahan daripada sukumin, maka fungsi itu disebut sebagai ekspansi
sukumin atau jumlah-perkalian standar (minterm expansion, standard sum-of-products) dan bila ditulis sebagai
perkalian daripada sukumax, maka fungsi itu disebut dalam bentuk ekspansi sukumax atau perkalian-jumlah standar
(maxterm expansion, standard product-of-sum). Bentuk jumlah perkalian sering ditulis dengan notasi sigma (S) dan
bentuk perkalian jumlah ditulis dalam bentuk pi (p) yang sedikit diubah, yaitu:
n-1
m0+ m1+ m2+ .... + mn-1 = S mi = S m(0,1,2,...,n-1)
i=0
dan n-1
2
M0 M1 M2 .... Mn-1 = P Mi = P M(0,1,2,...,n-1)
i=0
Bilangan yang dicantumkan dalam tanda kurung ruas paling kanan rumus di atas hanyalah sukumin/sukumax
penyusun fungsi.
Contoh:
Perhatikan tabel kebenaran fungsi seperti yang ditunjukkan dalam Gambar 2.8. Dari tabel kebenaran ini diperoleh
pernyataan fungsi dalam bentuk jumlah-perkalian (ekspansi sukumin) dan dalam bentuk perkalian-jumlah (ekspansi
sukumax)
sebagai berikut:
A B C f
0 0 0 0
0 0 1 1 f = S m (1,3,4,6)
0 1 0 0
0 1 1 1 = P M (0,2,5,7)
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
Gambar 2.8. Tabel kebenaran untuk memperoleh fungsi
dalam bentuk ekspansi sukumin dan sukumax.
Ekspansi sukumin :
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (12 of 16)5/8/2007 2:45:52 PM
f = (A + B + C) (A + B + C) (A + B + C) (A + B + C)
yang diperoleh dari pengalian (peng-AND-an) suku-suku 000 (0), 010 (2), 101 (5), dan 111 (7) yang membuat f= 0.
Fungsi ini dapat dinyatakan sebagai:
f = M0 M2 M5 M7
= P M (0,2,5,7)
Dari sini dapat dilihat bahwa pernyataan suatu fungsi dapat diperoleh baik dengan menjumlahkan sukumin maupun
dengan mengalikan sukumax,
dan hasilnya harus sama. Buktikan !
f = A B C + A B C + A B C + A B C
yang diperoleh dari penjumlahan (peng-OR-an) suku-suku 001 (=1), 011 (=3), 100 (=4), dan 110 (=6) yang membuat
f = 1. Fungsi ini dapat dinyatakan sebagai:
f = m1 + m3 + m4 + m6
= S m (1,3,4,6)
Ekspansi sukumax :
2
2.6 Fungsi Tak Lengkap
Dalam sistem digital sering beberapa kombinasi masukan tidak mungkin terjadi
atau dicegah oleh rangkaian di
bagian masukannya. Kita tak perlu memperhatikan
sukumin yang tak mungkin timbul tersebut dan dapat diabaikan.
Karena itu sukumin demikian disebut suku “abaikan” (don’t care). Kita juga tak perlu memperdulikan
apakah
keadaan keluaran untuk kombinasi masukan tersebut 0 atau 1 dan keluaran dalam tabel kebenarannya
tak perlu
dijelaskan sebab bagaimanapun juga, itu tidak akan terjadi. Dengan adanya keluaran yang tak dijelaskan, maka fungsi
keluarannya
menjadi tak lengkap (incompletely specified). Dalam perencanaan
suatu rangkaian logika, keadaan
demikian dapat dimanfaatkan untuk memperoleh
rangkaian yang lebih sederhana dan murah. Keadaan otuput
untuk suku "abaikan" biasanya ditunjukkan dengan tanda "x" yang dapat diartikan 0 atau 1. Kita bebas menentukan
keadaan keluaran 0 atau 1 untuk suku sedemikian, tergantung
mana yang lebih menguntungkan perencanaan.
Sebagai contoh, perhatikanlah tabel kebenaran tak lengkap seperti yang ditunjukkan
dalam Gambar 2.9. Dalam
tabel kebenaran Gambar 2.9, suku ABC= 001 dan 110 (m1 dan m6) adalah suku abaikan, dan harga keluaran y(A,B,
C) untuk suku-suku tersebut ditandai dengan x dan fungsi yang diwakili oleh tabel kebenaran tersebut dapat
dituliskan dalam bentuk :
y = S m (0,3,7) + S d (1,6), dengan d menunjukkan sukumin "abaikan" (don’t
care).
A B C y
0 0 0 1
0 0 1 x
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 x
1 1 1 1
Gambar 2.9. Tabel kebenaran fungsi tak lengkap.
y = S m (0,3,7) + S d (1,6)
Kita perhatikan kemungkinan harga x yang dapat kita pilih untuk suku abaikan sebagai berikut ini:
1. Semua x kita anggap 0.
Untuk pilihan ini, fungsi tersebut akan berbentuk:
y = m0 + m3 + m7
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (13 of 16)5/8/2007 2:45:52 PM
= A B C + A B C + A B C = A B C + B C
2. Semua x kita anggap 1.
y = m0 + m1 + m3 + m6 + m7
= A B C + A B C + A B C + A B C + A B C
2
= A B C + A B C + A B C + A B C + A B C + A B C
= A B (C+C) + (A+A) B C + A C (B+B) = A B+ B C + A C
3. Untuk m1 kita pilih x= 1 dan untuk m6 kita pilih x= 0.
y = m0 + m1 + m3 + m7
= A B C + A B C + A B C + A B C = A B + B C
4. Untuk m1 kita pilih x= 0 dan untuk m6 kita pilih x= 1.
y = m0 + m3 + m6 + m7
= A B C + A B C + A B C + A B C
= A B C + A B C + A B C + A B C + A B C
= A B C + B C + A B
Dari hasil-hasil di atas dapat dilihat bahwa penyelesaian paling sederhana adalah dengan pilihan ke 3, yaitu dengan
m1 = 1 dan m6 = 0. Kesederhanaan suatu rangkaian logika pada umumnya diukur dari jumlah gerbang yang dibutuhkan
dan jumlah terminal masukan paling sedikit. Yang lebih gampang adalah hanya menghitung jumlah masukan
yang dibutuhkan tanpa memperdulikan gerbang apa yang dipakai dan berapa jumlah masukan setiap gerbang.
Sebagai contoh, kalau dihitung, jumlah masukan untuk pilihan 1 di atas adalah 3 + 2 + 2 = 7 (1 AND dua masukan,
1
AND tiga masukan dan 1 OR dua masukan). Untuk pilihan 2 dibutuhkan
2 + 2 + 2 + 2 + 2= 10 masukan (3 AND
dua masukan dan 2 OR dua masukan), untuk pilihan 3 dibutuhkan 2 + 2 + 2 = 6 masukan (2 AND dua masukan dan 1
OR dua masukan), dan untuk pilihan 4 dibutuhkan 2 + 2 + 3 + 3 = 10 masukan bila memakai 2 OR dua masukan, 1
AND 3 masukan dan 1 OR tiga masukan atau 3 + 2 + 2 + 2 + 2 = 11 masukan bila memakai 2 AND dengan 2
masukan, 2 OR dengan 2 masukan dan 1 AND dengan 3 masukan. (Periksa dengan menggambarkan rangkaiannya !).
Sekarang perhatikan kembali pada Gambar 2.9, dan andaikan x dipilih seperti pada pilihan ke 2 di atas. Bila fungsi
tersebut diekspansikan ke sukumax, maka akan diperoleh :
y = M2 M4 M5
= (A + B + C) (A + B + C) (A + B + C )
= (A B + A C + A B + B C + A C + B C + C) (A + B + C )
={(A B + A B + (A + B + A + B + 1) C } (A + B + C )
= (A B + A B + C) (A + B + C)
= A B + A B C + A B + A B C + A C + B C
= A B (1+ C) + A B (1+ C) + A C + B C
= A B + A B + AC + B C
= A B + ( B C + A C + A B )
= A B + B C + A B (lihat rumus teorema konsensus pertama di depan).
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (14 of 16)5/8/2007 2:45:52 PM
2
Dapat dilihat disini bahwa fungsi yang diperoleh dengan ekspansi ke sukumax
tepat sama dengan yang diperoleh
dengan ekspansi ke sukumin sebelumnya. Sebenarnya, hasil terakhir ini dapat diperoleh dalam bentuk lain yang
sedikit berbeda
dengan harga yang sama (sama jumlah masukannya).
Ini akan lebih jelas kalau kita
menyederhanakannya dengan cara peta yang akan diuraikan dalam bab berikutnya.
2.7 Soal Latihan
1. Buktikanlah Rumus-rumus penyederhanaan dan teorema konsensus Tabel 2.2.
2. Suatu sistem dengan 3 peubah masukan membutuhkan hubungan logika seperti yang ditunjukkan pada tabel
kebenaran Tabel S2.1.
a. Tentukanlah pernyataan logika fungsi keluaran f dalam bentuk sukumin
dan dalam bentuk sukumax
b. Tentukanlah realisasi fungsi f yang paling murah
c. Gambarkanlah rangkaian logikanya dalam bentuk OR-AND (OR diikuti AND) dan AND-OR (AND diikuti
OR).
Tabel S2.1.
p q r f
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
3. Sederhanakanlah pernyataan Boole berikut:
a. ABC(ABC + ABC +ABC )
b. AB + AB +AC +BC
c. A(A+B+C)(A+B+C)(A+B+C)(A+B+C)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (15 of 16)5/8/2007 2:45:52 PM
d. (A+B+C)(A+B+C)(A+B+C)(A+B+C)
4. Sederhanakanlah ke dalam bentuk ekspansi sukumin dan ekspansi sukumax dan gambarkan rangkaian untuk
fungsi berikut:
2
a. x = ( AB + C + DE )( AB + C )
b. y = ( CD + A + B )( CD + A + B )
5. Gambarkan rangkaian untuk soal No. 3 diatas dengan hanya menggunakan
gerbang-gerbang:
a. NAND sembarang cacah masukan
b. NOR sembarang cacah masukan
c. NAND 2 masukan
d. NOR 2 masukan
6. Sederhanakanlah secara aljabar Boole fungsi
f(a,b,c) = S m (1,3,4,5) + S d (6,7)
f(a,b,c) = P M (0,2) + P d (6,7)
dengan d6 dan d7 adalah suku abaikan (don't care)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab02.htm (16 of 16)5/8/2007 2:45:52 PM
3
3
PETA KARNAUGH
Telah ditunjukkan di bab sebelumnya bahwa penyederhanaan fungsi Boole secara aljabar cukup membosankan dan
hasilnya dapat berbeda dari satu orang ke orang lain, tergantung dari kelincahan seseorang itu mempermainkan
rumus-rumus
logika Boole. Hasil penyederhanaan juga tidak segera dapat dipastikan sebagai
fungsi yang
minimum. Cara lain untuk mempermudah proses penyederhanaan dan mencegah kemungkinan memperoleh hasil
yang dianggap sudah minimum, padahal masih dapat lagi disederhanakan, adalah cara pemetaan dan cara tabulasi.
Cara tabulasi akan diuraikan dalam bab selanjutnya, cara pemetaan yang dikenal sebagai pemetaan Karnaugh akan
diuraikan dalam bab ini. Cara ini jauh lebih mudah
daripada cara penyederhanaan aljabar terutama untuk fungsifungsi
dengan 3 atau 4 variabel (peubah). Untuk peubah yang lebih banyak, sudah lebih sulit dan secara umum
dapat dikatakan bahwa cara ini hanya mudah untuk fungsi sampai dengan 6 peubah. Untuk peubah yang lebih
banyak, petanya menjadi sulit dan tidak
mudah menyederhanakannya, seperti akan ditunjukkan kemudian. Untuk
itu akan lebih baik memakai cara tabulasi yang lebih sistematis.
Berbicara mengenai penyederhanaan, maka kita selalu harus berusaha menghasilkan fungsi dengan jumlah suku
(sukumin atau sukumax) yang sekecil mungkin dan setiap sukunya terdiri atas literal yang sesedikit mungkin. Ini
berarti menekan harga realisasi fungsi karena minimisasi cacah suku berarti minimisasi cacah gerbang dan
minimisasi literal berarti minimisasi cacah masukan.
3.1 Peta Karnaugh Untuk Dua Peubah
Peta Karnaugh menggambarkan harga/keadaan suatu fungsi untuk setiap kombinasi masukan yang mungkin
dibentuk. Jadi sebenarnya, peta Karnaugh memetakan tabel kebenaran dalam kotak-kotak segi empat yang jumlahnya
tergantung
dari jumlah peubah (variabel) masukan. Untuk fungsi dengan 2 peubah, peta Karnaugh akan terdiri atas
22 = 4 kotak, untuk 3 peubah petanya akan terdiri atas 23 = 8 kotak dan seterusnya untuk n peubah petanya akan
terdiri atas 2n kotak. Setiap kotak berisi 0 atau 1 yang menunjukkan keadaan fungsi untuk kombinasi masukan yang
diwakili kotak bersangkutan.
Untuk fungsi dengan 2 peubah peta Karnaugh disusun seperti yang ditunjukkan
dalam Gambar 3.1. Untuk
penamaan seperti pada Gambar 3.1(a), kolom dalam peta mewakili peubah A sedangkan barisnya mewakili peubah
B. Dalam Gambar 3.1(b), kolom mewakili harga B sedangkan baris mewakili harga A.
B A 0 1 A B 0 1
0 0 0 0 0 0
1 1 1 1 1 1
(a) (b)
Gambar 3.1. Peta Karnaugh untuk 2 peubah.
Harga yang akan diisikan dalam kolom 0 baris 0 menunjukkan harga fungsi untuk kombinasi A= 0 dan B= 0. Untuk
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (1 of 15)5/8/2007 2:45:56 PM
3
gambar (a), kolom 1 baris 0 menunjukkan
harga fungsi untuk kombinasi masukan A = 1 dan B = 0. Sebagai contoh,
dalam Gambar 3.2 ditunjukkan peta untuk f = A B + A B.
A
A B f B 0 1
0 0 1 0 1 1 A B = 1
0 1 0
1 0 1 1 0 0 A B = 1
1 1 0
Gambar 3.2. Peta Karnaugh untuk fungsi f = AB + AB
Setiap kotak diisi sesuai dengan harga yang sesuai dengan harga yang diperoleh dari tabel kebenarannya. Perhatikan
bahwa kolom 0 baris 1 yang sesuai dengan harga fungsi untuk sukumin AB (A=0, B=1) diisi dengan 0 karena untuk
kombinasi masukan ini, f=0. Untuk A=1 dan B=0, f=1 sehingga
kolom 1 baris 0 diisi 1. Kotak-kotak lain diisi sesuai
dengan harga fungsi f. Tampak bahwa pengisian
peta Karnaugh semata-mata memindahkan
tabel kebenaran untuk f
ke dalam kotak-kotak dalam peta. Biasanya hanya harga 1 yang diisikan ke dalam peta sedangkan
harga 0 dibiarkan
saja kosong. Dengan perjanjian seperti ini, maka setiap kotak yang kosong sudah diartikan sebagai 0. Ini sebenarnya
hanyalah mengurangi kesan sesak pada peta itu dan kalaupun diisi tidaklah mengubah artinya. Tetapi bila kita mau
mencari bentuk minimum daripada fungsi dalam bentuk perkalian dari pada jumlah, artinya mengekspansikannya ke
sukumax, dimana kita tertarik hanya pada harga 0 fungsi, maka sebaiknya hanya harga-harga 0 yang kita isikan ke
dalam peta.
Sekarang perhatikan bentuk sukumin yang diwakili oleh kotak-kotak yang berisi 1 dalam Gambar 3.2 di atas. Dapat
dilihat bahwa perjumlahannya,
yaitu f = A B + A B, yang dapat juga diperoleh dari tabel kebenaran, sebenarnya
dapat disederhanakan
menjadi:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (2 of 15)5/8/2007 2:45:56 PM
f = (A + A) B
= B
Dari peta Karnaugh, ini dapat dilihat dengan mudah karena kotak yang berisi 1 yang berdekatan harganya dapat
dinyatakan dengan 00 dan 10. Dari kedua kode ini, kelihatan bahwa pada posisi pertama terjadi perubahan
dari 0 ke
1 sedangkan pada posisi kedua tetap/sama dengan 0. Karena posisi pertama mewakili A dan kedua mewakili B,
maka peubah A akan hilang dari sukuminnya, dan karena harga posisi kedua yang sesuai dengan B harganya 0, maka
B akan muncul dalam bentuk
komplemennya sehingga kita peroleh f = B. Dalam hal ini kotak 00 (AB) bergabung
dengan kotak 10 (AB) membentuk faktor gabungan f = x0 = B .
3.2 Peta Karnaugh Untuk 3 Peubah
Untuk 3 peubah dapat dibentuk 23 = 8 macam kombinasi. Ini berarti bahwa untuk memetakan harga fungsi dengan
tiga peubah dalam peta Karnaugh dibutuhkan
8 kotak. Peta dengan 8 kotak ini dapat digambarkan mendatar atau
tegak dan pemberian nama peubahpun dapat dimulai dari kolom maupun baris. Yang harus dipegang adalah bahwa
penentuan harga desimal dari kode biner setiap sukumin
harus tetap sesuai urutan pemberian nama peubah itu dalam
peta. Pada Gambar 3.3 ditunjukkan beberapa kemungkinan
bentuk peta Karnaugh untuk fungsi 3 peubah A, B, dan
C.
Kalau dalam peta dengan dua peubah hanya 1 peubah yang diwakili tiap baris dan kolom, maka untuk 3 peubah,
setiap kolom (baris) menunjukkan
2 peubah dan baris (kolom) menunjukkan 1 peubah. Untuk menentukan
harga
3
setiap peubah untuk setiap kotak, maka harus dipegang bahwa setiap dua kotak yang berdekatan hanya satu peubah
yang boleh berbeda keadaan. Perhatikan penomoran
kolom pada Gambar 3.3(a) dan (b) dan penomoran baris pada
Gambar 3.3(c) dan (d). Ini harus dipenuhi agar dua kotak yang berdekatan dapat bergabung. Setiap dua kotak yang
bergabung maka satu peubah hilang dari sukumin gabungannya dan bila 4 kotak bergabung
maka 2 peubah akan
hilang dari sukumin
gabungannya.
AB
C
00
01
11
10
BC A
00
01
11
10
0 m0 m2 m6 m4 0 m0 m1 m3 m2
1 m1 m3 m7 m5 1 m4 m5 m7 m6
(a) (b)
A BC
C
0
1
C AB
0
1
00 m0 m4 00 m0 m1
01 m1 m5 01 m2 m3
11 m3 m7 11 m6 m7
10 m2 m6 10 m4 m5
(c) (d)
Gambar 3.3. Bentuk peta Karnaugh untuk fungsi dengan 3 peubah.
Secara umum, n peubah akan hilang dari sukumin gabungannya bila 2n kotak bergabung. Untuk tiga peubah, bila 8
( 23 ) kotak bergabung, maka 3 peubah akan hilang dari sukumin gabungannya dan ini terjadi bila semua kotak terisi
1 yang berarti bahwa untuk semua kombinasi masukan, f= 1.
Dalam Gambar 3.3, setiap kotak ditandai dengan nomor sukuminnya, mi, untuk i= 0,1,2, .., 7. Ini perlu diingat untuk
mempermudah pengisian peta bila fungsi yang akan disederhanakan diberikan dalam bentuk perjumlahan
nomor
sukumin (S mi).
Sebagai contoh, untuk menyederhanakan fungsi:
f = S m (0,1,2,4,6)
fungsi ini digambarkan pada peta Karnaugh seperti ditunjukkan pada Gambar
3.4. Suku-suku yang dapat bergabung
dilingkari dalam gambar. Pertama-
tama, perhatikan penggabungan yang diberi tanda I pada gambar. Untuk semua
suku dalam penggabungan ini harga C tetap 0. Tetapi harga A dan B ada 0 dan ada 1. Ini berarti bahwa A dan B akan
hilang dari sukumin gabungan, tinggal C yang berharga
0. Jadi, fI = C.
AB
C
00
01
11
10
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (3 of 15)5/8/2007 2:45:56 PM
3
0 1 1 1 1 I = C
1 1
II = AB
Gambar 3.4. Peta Kanaugh untuk f = m0+ m1+ m2+ m4+ m6
Penggabungan II, mempunyai harga C yang 0 maupun 1 sedangkan harga A dan B tetap 0. Jadi C akan hilang dari
sukumin dan karena AB= 00, maka fII = AB. Persamaan Boole fungsi yang dicari menjadi:
f = fI + fII = A B + C
Perhatikan bahwa gabungan I dan II saling timpa (overlap) pada kotak m0. Ini sama saja dengan menambahkan ABC
ke persamaannya yang tidak mengubah arti persamaan sebab persamaan itu sendiri mempunyai suku ABC. (Ingat: X
+X=X). Juga perhatikan bahwa kotak-kotak yang berisi 0 dibiarkan saja kosong
Kalau kita perhatikan dengan seksama, kolom paling kanan dan kolom paling kiri pada peta Gambar 3.4 di atas juga
berbeda hanya 1 peubah, yaitu A=0 pada kolom paling kiri dan A=1 pada kolom paling kanan. Jadi, kolom-kolom
paling luar pada peta Karnaugh juga dapat dipandang
berdekatan dan karena itu dapat digabung.
Sebagai contoh
lagi, pada Gambar 3.5 dipetakan fungsi:
f = m1 + m2 + m5 + m6.
AB
C 00 01 11 10
0 1 1 B C
1 1 1 B C
Gambar 3.5. Contoh penggabungan kotak-kotak pada kolom terluar.
Dengan penggabungan seperti yang ditunjukkan pada gambar maka diper-oleh fungsi minimum sebagai berikut :
f = B C + B C
= B C (EXOR)
3.3 Peta Karnaugh untuk 4 Peubah
Untuk 4 peubah dibutuhkan peta Karnaugh dengan 16 kotak dalam susunan 4 x 4 kotak. Kalau keempat peubah
tersebut disebut dengan nama A, B, C, dan D, maka kolom dapat dipakai untuk menyatakan harga/ keadaan A dan B
sedangkan baris menyatakan harga C dan D atau kolom menyatakan C dan D dan baris menyatakan A dan B.
Bagaimanapun juga, aturan bahwa 2 kotak yang berdekatan hanya berbeda satu peubah harus tetap dipegang. Urutan
penomoran serupa dengan yang dilakukan pada peta untuk 3 peubah di depan, seperti yang ditunjukkan
juga pada
Gambar 3.6(a). Perlu diperhatikan bahwa kolom paling pinggir kanan
dan kiri, begitu juga baris paling atas dan
paling bawah, adalah berdekatan sehingga
dapat bergabung.
Sebagai contoh, pada Gambar 3.6(b) ditunjukkan penyederhanan fungsi:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (4 of 15)5/8/2007 2:45:56 PM
3
f = S m (0,2,8,10,12,14).
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 0 4 12 8 00 1 1 1
01 1 5 13 9 01
11 3 7 15 11 11
10 2 6 14 10 10 1 1 1
Gambar 3.6. Peta untuk f = S m (0,2,8,10,12,14 )
Dengan melakukan penggabungan seperti yang ditunjukkan pada Gambar 3.6 (b), yaitu penggabungan sukumin
(0,2,8,10) dan (8,10,12,14), maka fungsi minimum
hasil penggabungan adalah:
f = B D + A D
Perhatikanlah penggabungan kotak-kotak pada baris bawah dan atas serta penggabungan kotak-kotak di sudut.
3.4 Peta Karnaugh Untuk 5 dan 6 Peubah
Untuk 5 peubah dibutuhkan 32 kotak dan ini dapat disusun baik dalam bentuk yang ditunjukkan pada Gambar 3.7 (a)
maupun dalam bentuk seperti
pada Gambar
37(b). Angka-angka di dalam setiap kotak dalam pada Gambar 3.7
menunjukkan
nomor sukumin yang diwakili kotak bersangkutan.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (5 of 15)5/8/2007 2:45:56 PM
BC A = 0 BC A = 1
DE 00 01 11 10 DE 00 01 11 10
00 0 4 12 8 00 16 20 28 24
01 1 5 13 9 01 17 21 29 25
11 3 7 15 11 11 19 23 31 27
10 2 6 14 10 10 18 22 30 26
00000 - 01111 10000 - 11111
(a)
ABC
DE 000 001 011 010 110 111 101 100
00 0 4 12 8 24 28 20 16
01 1 5 13 9 25 29 21 17
11 3 7 15 11 27 31 23 19
10 2 6 14 10 26 30 22 18
(b)
3
Gambar 3.7. Bentuk Peta Karnaugh untuk 5 peubah
Pada Gambar 3.7(a), keadaan (harga) peubah B, C, D, dan E pada peta di bagian kanan merupakan duplikat dari yang
di kiri (dengan A berbeda).
Bila bagian kanan dan kiri saling ditumpangkan satu di atas yang lain, maka selain
penggabungan
antar kotak pada satu bagian yang sama, kotak di bagian atas dapat bergabung
dengan kotak bagian
bawah yang berada di bawahnya.
Pada Gambar 3.7(b), penggabungan dapat dilakukan atas kotak-kotak berde-katan seperti pada peta untuk 4 peubah
di bagian depan.
Contoh:
Untuk menyederhanakan fungsi f= Sm(0,7,8,15,16,23,24), pada Gambar 3.8 ditunjukkan peta Karnaugh fungsi
tersebut dalam 2 bentuk. Kedua peta tersebut menghasilkan fungsi minimum yang sama, yaitu :
f = C D E + A C D E + B C D E
(0,8,16,24) (7,15) (7,23)
Perhatikan penggabungan sukumin 7 dan 23 pada Gambar 3.8 (a) yang ber-ada pada bagian peta yang terpisah.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (6 of 15)5/8/2007 2:45:56 PM
1
10
(b)
Gambar 3.8. Peta Karnaugh untuk fungsi f = S m (0,7,8,15,16,23,24)
Untuk fungsi-fungsi dengan 6 peubah, peta Karnaugh yang membutuhkan
64 kotak dapat disusun seperti yang
ditunjukkan pada Gambar 3.9 (a) atau (b). Pada susunan Gambar 3.9 (a), seperempat bagian kanan atas dapat bergabung
dengan seperempat bagian kiri atas atau seperempat bagian kanan bawah. Seperempat
bagian kiri bawah dapat
bergabung dengan seperempat bagian kanan bawah atau seperempat bagian kiri atas. Penggabungan
itu dapat dilihat
lebih mudah dengan memperhatikan kode-kode biner untuk masing-masing kotak.
Pada peta-peta dengan susunan pada Gambar 3.9 (b), penggabungan dilakukan
tepat sama dengan cara
BC A = 0 BC A = 1
DE 00 01 11 10 DE 00 01 11 10
00 1 1 00 1 1
01 01
11 1 1 11 1
10 10
00000 - 01111 10000 - 11111
(a)
ABC
DE 000 001 011 010 110 111 101 100
00 1 1 1 1
01
11 1 1
3
penggabungan pada peta untuk 4 peubah sebab semua kotak yang berdekatan secara kode, digambarkan berdekatan
juga pada peta. Sebagai
contoh, kita akan meminimumkan fungsi:
f = S m (0,4,10,11,18,21,22,23,26,27,29,30,31,32,36,50,53,54,55,58,61,62,63)
B= 1
B= 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (7 of 15)5/8/2007 2:45:56 PM
010000 - 011111 110000 - 111111
(a) peta 6-peubah sebagai kotak 4 x 4 x 4
ABC
DEF 000 001 011 010 110 111 101 100
000 0 8 24 8 48 56 40 32
001 1 9 25 9 49 57 41 33
011 3 11 27 11 51 59 43 35
010 2 10 26 10 50 58 42 34
110 6 14 30 22 54 62 46 38
111 7 15 31 23 55 63 47 39
101 5 13 28 21 53 61 45 37
100 8 12 28 20 52 60 44 36
(b) peta 6-peubah sebagai kotak 1 x 8 x 8
CD A = 0 CD A = 1
EF 00 01 11 10 EF 00 01 11 10
00 0 4 12 8 00 32 36 44 40
01 1 5 13 9 01 33 37 45 41
11 3 7 15 11 11 35 39 47 43
10 2 6 14 10 10 34 38 46 42
000000 – 001111 100000 – 101111
CD A = 0 CD A = 1
EF 00 01 11 10 EF 00 01 11 10
00 16 20 28 24 00 48 52 60 56
01 17 21 29 25 01 49 53 61 57
11 19 23 31 27 11 51 55 63 59
10 18 22 30 26 10 50 54 62 58
3
Gambar 3.9. Peta Karnaugh untuk 6 peubah
Fungsi ini dapat dipetakan seperti pada Gambar 3.10 (a) maupun seperti pada Gambar 3.10 (b).
CD A = 0 CD A = 1
EF 00 01 11 10 EF 00 01 11 10
B= 0
00
1 1 I 00 1 1 I
01 01
11 1 II 11
10 1 10
CD A = 0 CD A = 1
EF 00 01 11 10 EF 00 01 11 10
00 00
B= 1
01
1 1 01 III 1 1
11 1 1 1 II 11 1 1 IV
10 1 1 1 1 IV 10 1 1 1 1
(a) peta 6-peubah sebagai kotak 4 x 4 x 4
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (8 of 15)5/8/2007 2:45:56 PM
3
ABC
DEF 000 001 011 010 110 111 101 100
000 1 I 1
001 I
011 II 1 1
010 1 1 1 1 1 IV
110 1 1 1 1
111 1 1 1 1 III
101 1 1 1 1 I
100 1 I 1
(b) peta 6-peubah sebagai kotak 1 x 8 x 8
Gambar 3.10. Peta Karnaugh untuk fungsi:
f = S m(0,4,10,11,18,21,22,23,26,27,29,30,31,32,36,50, 53,54,55,58,61,62,63)
Dengan penggabungan seperti yang ditunjukkan
pada gambar ini, kita akan memperoleh fungsi minimum :
f = B C E F + A C D E + B D F + B E F
(I) (II) (III) (IV)
Perhatikan bahwa dalam susunan (b), walaupum kelihatannya ada 16 kotak yang berdekatan, yaitu kelompok III dan
IV, tetapi mereka tidak dapat digabung sekaligus, tetapi hanya dapat digabung menjadi dua kelompok
yang
menghasilkan BDF dan BEF- yang jelas tak dapat bergabung. Ketidak-mungkinan penggabungan
ke 16 kotak itu
lebih jelas kelihatan pada susunan (a). Juga perhatikan bahwa bila baris ke 5 dan 6 (baris 101 dan 110) pada
susunan (b) digabung, fungsi minimum
yang akan diperoleh akan semakin komplek dan bukan lagi minimum.
3.5 Peta Karnaugh untuk Sukumax
Peta Karnaugh yang diuraikan di bagian depan semua untuk fungsi yang dinyatakan dalam bentuk jumlah-perkalian
(ekspansi ke sukumin). Jadi, kalau fungsi yang akan disederhanakan diberikan dalam bentuk perkalian-jumlah
(ekspansi ke sukumax) dan cara di depan yang akan dipergunakan, maka fungsi itu harus diubah ke bentuk jumlahperkalian.
Tetapi penyederhanaan fungsi dalam bentuk perkalian-jumlah itu dapat juga dilakukan secara langsung.
Karena untuk ekspansi ke sukumax kita hanya memperhatikan kombinasi
masukan yang membuat keluarannya
berharga 0, maka untuk pemetaan
juga sebaiknya
hanya kotak-kotak yang seharusnya berisi 0 lah yang diisi
sedangkan yang berisi 1 dibiarkan saja kosong. Penggabungan dilakukan
seperti pada penggabungan
sukumin,
tetapi hasilnya juga akan berbentuk
sukumax.
Contoh :
Perhatikanlah fungsi f = S m (0,2,8,10,12,14) yang telah disederhanakan
dalam sub-bab 3.3 di depan. Mengingat
bahwa setiap suku yang tak muncul dalam fungsi jumlah-perkalian merupakan anggota daripada fungsi perkalianjumlah,
maka fungsi ini dapat diekspansikan ke sukumax menjadi:
g = p M(1,3,4,5,6,7,9, 11,13, 15) yang dapat
dipetakan seperti pada Gambar 3.11. Penggabungan seperti yang ditunjukkan pada Gambar 3.11 menyederhanakan
fungsi menjadi:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (9 of 15)5/8/2007 2:45:56 PM
3
g = ( A + B ) ( D )
Kalau kita bandingkan dengan hasil penyederhanaan yang dilaksanakan
dengan ekspansi ke sukumin di sub-bab
3.3, kelihatan bahwa hasil ini tepat sama dengan yang diperoleh pada sub 3.3 di depan, yaitu B D + AD.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (10 of 15)5/8/2007 2:45:56 PM
11 0 0 0 0 II= D
10 0
I= A + B
Gambar 3.11. Peta Karnaugh untuk fungsi:
g = p M(1,3,4,5,6,7,9,11,13,15)
3.6 Penilikan Kesamaan dengan Peta Karnaugh
Untuk fungsi-fungsi Boole dengan cacah peubah yang kurang dari 7, kesamaan
dua fungsi dapat diteliti dengan
mudah pada peta Karnaugh. Hal ini dilakukan
dengan menggambarkan peta masing-masing fungsi. Dua fungsi
sama hanya bila susunan petanya sama. Ada kalanya pernyataan fungsi itu berbeda hanya karena penggabungan
suku-sukunya yang tidak sama.
Contoh 1. Tiliklah kesamaan:
(A+B) (A+C) (B+D ) (C+D ) = AD + BC
Tentunya secara aljabar juga dapat dibuktikan persamaan di atas. Tetapi pemetaan
fungsi dalam peta Karnaugh akan
lebih sederhana.
Pada Gambar 3.12 (a) dipetakan sukumax di ruas kiri dan pada Gambar 3.12 (b) dipetakan sukumin di ruas kanan.
Terlihat bahwa elemen/kotak yang kosong pada gambar (a) diisi 1 pada gambar (b). Jadi, jelas bahwa kedua peta
identik dan berarti ruas kiri dan ruas kanan persamaan di atas sama.
Perhatikan bahwa walaupun kedua ruas dalam persamaan di atas sama, realisasinya
membutuhkan cacah gerbang
yang berbeda. Ruas kiri yang akan membentuk
rangkaian kombinasi OR-AND membutuhkan 4 OR 2-masukan dan
1 AND 4-masukan sedangkan ruas kanan yang membentuk rangkaian AND-OR membutuhkan
hanya 2 AND 2-
masukan dan 1 OR 2-masukan.
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 0 B+ D 00 1 1 1
01 0 0 BC 01 1 1
Perhatikan bahwa suku AB= 01 dinyatakan dengan (A+B) yang dalam penyederhanaan
dalam sukumin dinyatakan
dengan A B.
AB
CD 00 01 11 10
00 0
01 0 0 0 0
3
11 0 0 0 0 C+D 11
10 0 0 10 1 1
A+B A+ C AD
(a) (b)
Gambar 3.12. Peta untuk contoh 1.
Contoh 2. Buktikanlah kesamaan: AB + AC + BC = AB + AC
Pada Gambar 3.13(a) dipetakan sukumin-sukumin yang penggabungannya akan menghasilkan fungsi ruas kiri
persamaan diatas dan pada Gambar 3.13(b) digambarkan ruas kanannya. Dari gambar tampak bahwa ruas kiri dan
kanan mempunyai sukumin yang sama dan hanya berbeda dalam hal penggabungan. Jelaslah bahwa ruas kiri dan
ruas kanan memang sama.
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 1 00 1
01 1 01 1
11 1 1 1 11 1 1 1
10 1 1 1 10 1 1 1
AB BC AC AB AC
(a) (b)
Gambar 3.13. Peta untuk contoh 2.
3.7 Fungsi dengan Keluaran Ganda
Dalam pembahasan sebelumnya kita hanya membicarakan rangkaian-rangkaian
dengan hanya satu keluaran untuk
peubah masukan ganda. Tetapi dalam praktek, banyak rangkaian digital yang menghasilkan keluaran ganda dari himpunan
masukan yang sama (MIMO, Multiple Input Multiple Output). Dalam hal ini, minimisasi harus dilakukan
untuk rangkaian secara keseluruhan karena minimisasi
masing-masing fungsi (keluaran) belum tentu menghasilkan
rangkaian yang minimum. Bilamana dalam lebih dari satu fungsi dapat dilakukan penggabungan
beberapa sukumin
yang sama, maka satu gerbang yang merealisasikan hasil penggabungan
tersebut dapat digunakan pada lebih dari
satu realisasi fungsi. Pada umumnya, penggabungan demikian menghasilkan rangkaian keseluruhan yang lebih
murah.
Misalkan kita hendak meminimumkan realisasi rangkaian dengan 3 fungsi keluaran berikut ini:
f = S m (0,2,9,10) + S d (1,8,13)
f = S m (1,3,5,13) + S d (0,7,9)
f = S m (2,8,10,11,13) + S d (3,9,15)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (11 of 15)5/8/2007 2:45:56 PM
3
Kalau kita minimumkan masing-masing fungsi, kita akan memilih penggabungan
seperti yang ditunjukkan pada
Gambar 3.14 (a) yang memberikan fungsi minimum sebagai berikut:
f1 = B C + B D
f2 = A D + C D
f3 = A B + A D + B C
Realisasi fungsi-fungsi ini secara terpisah membutuhkan 10 gerbang dengan 21 masukan, yaitu 7 AND 2 masukan, 2
OR 2-masukan dan 1 OR 3-masukan. Kita perlu menilik apakah ini sudah merupakan kebutuhan minimum untuk
rangkaian seraca keseluruhan.
Bila kita perhatikan, ketiga fungsi f1, f2 dan f3 mengandung dua suku yang dapat bergabung, yaitu suku nomor 9 dan
13, sebagai sukumin penyusun atau sebagai
suku abaikan. Penggabungan kedua suku ini menghasilkan sukumin ACD
yang direalisasikan dengan 1 gerbang AND 3-masukan yang dapat dimanfaatkan di ketiga realisasi fungsi
sehingga kita dapat memperoleh penghematan. Dengan penggabungan seperti pada Gambar 3.14(b) akan diperoleh
fungsi berikut:
f1 = B D + A CD
f2 = A D + A C D
f3 = A B + A C D + B C
AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 1 x 00 x 00 1
01 x x 1 01 1 1 1 x 01 1 x
11 11 1 x 11 x x 1
10 1 1 10 10 1 1
f1 = B C + B D f2 = A D + C D f3 = A B + A D + B C
(a)
AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 1 x 00 x 00 1
01 x x 1 01 1 1 1 x 01 1 x
11 11 1 x 11 x x 1
10 1 1 10 10 1 1
f1 = B D + A C D f2 = A D + A C D f3 = AB + AC D + B C
(b)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (12 of 15)5/8/2007 2:45:56 PM
3
Gambar 3.14. Peta Karnaugh contoh keluaran ganda
Dengan realisasi ini akan dibutuhkan hanya 8 gerbang dengan 18 masukan, yaitu 4 AND 2-masukan, 1 AND 3-
masukan, 2 OR 2-masukan dan 1 OR 3-masukan
(coba hitung dengan menggambarkan rangkaiannya). Perhatikan
bahwa realisasi ini minimum untuk rangkaian secara keseluruhan walaupun masing-masing fungsi tidak
diminimumkan.
Dalam penyederhanaan fungsi keluaran ganda kita tidak mulai dengan penggabungan
sukumin sebanyak-banyaknya
untuk setiap fungsi, tetapi kita harus mulai dengan penggabungan sukumin penyusun yang muncul di satu fungsi
tetapi tidak muncul di fungsi-fungsi lain. Penggabungan untuk sukumin ini tidak dibuat dengan sebanyak mungkin
dalam peta setiap fungsi tetapi sebanyak mungkin
yang dapat dilakukan dalam sebanyak mungkin fungsi. Perhatikan
penyusun ACD yang sebenarnya dapat membentuk gabungan yang lebih besar untuk menghasilkan penyusun C D
dalam fungsi f2.
3.8 Soal Latihan
1. Tentukanlah pernyataan yang paling sederhana untuk untuk fungsi f yang tabel kebenarannya ditunjukkan
berikut ini.
A B C f v w x y f
0 0 0 1 0 0 0 0 1
0 0 1 0 0 0 0 1 0
0 1 0 1 0 0 1 0 1
0 1 1 1 0 0 1 1 0
1 0 0 1 0 1 0 0 0
1 0 1 0 0 1 0 1 x
1 1 0 0 0 1 1 0 0
1 1 1 1 0 1 1 1 x
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
x= don’t care 1 1 1 1 x
2. Tentukanlah pernyataan yang paling sederhana untuk untuk fungsi yang digambarkan dalam peta Karnaugh
berikut ini:
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 1 1 00 0 0 0
01 1 1 01 0 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (13 of 15)5/8/2007 2:45:56 PM
3
11 1 1 11
10 1 1 1 10 0 0 0
(dalam bentuk perkalian/ (dalam bentuk perkalian jumlah/
sukumin) sukumax)
3. Dengan menggunakan peta Karnaugh, sederhanakanlah fungsi-fungsi:
a. f(a,b,c) = S m (0,2,3,4,7)
b. f(p,q,r,s) = S m (0,1,2,4,6,7,8,9,13,15)
c. f(A,B,C,D)= S m(0,3,4,5,6,7,8,9,12,13,14,16,21,23,24,29,31)
4. Sederhanakanlah fungsi dalam bentuk jumlah perkalian
f(A,B,C,D) = p M (0,1,2,4,6,7,8,9,13,15)
dengan menggunakan peta Karnaugh.
5. Dengan menggunakan peta Karnaugh, sederhanakan fungsi
f(a,b,c) = S m (1,3,4,5) + S d (6,7)
f(p,q,r) = p M (0,2) + S d (6,7)
f(A,B,C,D) = S m (2,4,6,10) + S d (1,3,5,7,8,12,13)
dengan d adalah suku abaikan (don't care)
6. Nyatakanlah fungsi berikut dalam bentuk ekspansi sukumin dan ekspansi sukumax yang lengkap:
f = a b + a c + c d + b c d
Tentukan fungsi minimum dari komplemen f (F= f ) dalam bentuk jumlah-perkalian. [Saran: gunakan ekspansi
sukumax).
7. Dengan peta Karnaugh, buktikan kebenaran teorema konsensus dalam Tabel 2.2.
8. Dengan menggunakan peta Karnaugh, buktikanlah kesamaan:
AB + AD + ACD + ABC = BD + AD + ACD + ABC
9. Dengan menggunakan peta Karnaugh, buktikanlah kesamaan:
(A+B+D) (A+B+D) (A+C+D) (A+C) (B+C+D)= ACD + ACD + BCD
10. Gambarkanlah rangkaian paling sederhana untuk rangkaian logika yang sekaligus
merealisasikan fungsifungsi
berikut ini (keluaran ganda):
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (14 of 15)5/8/2007 2:45:56 PM
3
f0 (a,b,c) = S m (0,1,2,5,6,7)
f1 (a,b,c) = S m (1,2,5,6)
f2 (a,b,c) = S m (2,3,6,7)
11. Keluaran suatu rangkaian digital, selain ditentukan oleh keadaan 3 masukan juga dikendalikan oleh 2 sinyal
kendali. Keluaran akan berkeadaan 1 bila salah satu kendali (tetapi tidak keduanya) berkeadaan 1 dan ada 2 (atau
ketiga) masukan berkeadaan 1. Di luar kombinasi masukan dan kendali tersebut, keluaran akan berkeadaan 0.
Tentukanlah pernyataan paling sederhana untuk fungsi digital tersebut dengan menggunakan peta Karnaugh.
Mulailah dengan membuat tabel kebenarannya.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab03.htm (15 of 15)5/8/2007 2:45:56 PM
4
4
TABULASI QUINE-McCLUSKEY
Untuk fungsi-fungsi dengan cacah peubah yang lebih besar dari 6, terlebih untuk
sistem dengan keluaran ganda
(MIMO, Multiple Input Multiple Output) di mana beberapa keluaran harus disederhanakan secara serentak,
pemakaian peta Karnaugh menjadi sangat sulit. Disamping itu, bila suatu kotak dalam peta Karnaugh mempunyai
kemungkinan penggabungan dengan beberapa kotak berdekatan,
sering kita tak dapat segera menentukan
penggabungan mana yang terbaik.
Kesulitan-kesulitan
ini dapat diatasi oleh metoda tabulasi yang diajukan oleh
Quine dan disempurnakan
oleh McCluskey, dan karena itu disebut metoda Quine-McCluskey.
Walaupun metoda tabulasi sedikit membosankan bila dilakukan dengan tangan (manual), tetapi penyederhanaan
metoda ini sangat sistematis dan cocok untuk penyederhanaan dengan memakai komputer digital. Tidak ada batasan
untuk jumlah peubah dan juga dapat dipakai untuk sistem dengan keluaran ganda. Tetapi fungsi yang akan
disederhanakan dengan metoda tabulasi haruslah dalam bentuk jumlah perkalian. Bila fungsi itu masih dalam bentuk
perkalian-jumlah, maka terlebih dahulu
harus diubah ke bentuk jumlah-perkalian.
4.1 Pengertian Penyusun Utama
Dalam bab sebelumnya telah dijelaskan bahwa fungsi Boole dapat dinyataan dalam dua bentuk, yaitu jumlahperkalian
atau perkalian-jumlah. Dalam pernyataan
dalam bentuk perkalian-jumlah, fungsi itu akan berharga 0 bila
salah satu suku-jumlah
(sukumax) yang membentuk fungsi itu berharga 0. Dalam pernyataan dalam bentuk
jumlahperkalian,
fungsi itu akan berharga 1 bila setiap salah satu suku-perkalian (sukumin) yang membentuk fungsi itu
berharga 1. Pada umumnya, fungsi Boole merupakan fungsi daripada suku-suku yang membuat fungsi itu berharga
1. Setiap suku dalam suatu fungsi yang bila berharga 1 akan membuat fungsi itu berharga
1, untuk semua kombinasi
peubah yang mungkin, disebut "suku penyusun" (implicant). Jadi, setiap sukumin yang menyusun fungsi dalam
bentuk jumlah-perkalian merupakan
suku penyusun fungsi itu.
Sebagaimana juga telah ditunjukkan dalam bab sebelumnya, beberapa sukumin
dapat bergabung membentuk suku
baru yang lebih sederhana yang terdiri atas literal yang lebih sedikit. Suku-suku penyusun yang tidak dapat lagi
disederhanakan,
artinya
cacah literalnya tak dapat lagi dikurangi tanpa kehilangan fungsinya sebagai suku penyusun
bersangkutan, disebut sebagai "penyusun utama" (prime implicant). Jadi, walaupun setiap sukumin dalam fungsi
perkalian-jumlah merupakan
penyusun, pada umumnya tidak semuanya menjadi penyusun utama fungsi itu.
Misalnya, fungsi f= ABC + ABC = BC mempunyai suku penyusun ABC dan ABC. Tetapi kedua suku penyusun ini
bukanlah penyusun utama sebab literal A dan A dapat dihilangkan dengan penggabungan kedua penyusun yang
menghasilkan
BC yang juga suku penyusun. Tetapi BC adalah penyusun utama (prime implicant)
sebab tak ada literalnya
yang dapat dihilangkan dan masih menghasilkan penyusun baru.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (1 of 12)5/8/2007 2:45:59 PM
Penyederhanaan fungsi Boole dengan metoda tabulasi Quine-McCluskey pada dasarnya mencari semua penyusun
utama fungsi bersangkutan dengan penggabungan
penyusun secara bertahap. Dalam kebanyakan kasus, tidak
semua penyusun utama harus diikut-sertakan dalam realisasi fungsi. Tetapi ada penyusun utama yang harus
disertakan dalam realisasi karena tanpa menyertakannya akan ada penyusun (sukumin) yang tidak dicakup/diliput
dalam realisasinya. Penyusun utama demikian disebut "penyusun utama inti (essential prime implicant). Realisasi
dengan mencakup
hanya penyusun utama inti tidak selamanya mencakup semua sukumin yang dicakup oleh fungsi
yang disederhanakan. Sukumin yang yang tidak dicakup oleh penyusun utama inti harus diambil dari penyusun utama
yang bukan inti. Jadi, penyederhanaan
metoda Quine-McCluskey ini terdiri atas dua langkah utama yang berurut,
yaitu :
4
1. Penentuan penyusun utama dan
2. Pemilihan penyusun minimum
Kedua langkah ini akan diuraikan dengan contoh-contoh dalam sub-bab berikut ini.
4.2 Penentuan Penyusun Utama
Langkah pertama dalam penyederhanaan dengan metode Quine-McCluskey adalah penentuan penyusun utama dari
sukumin (penyusun) fungsi yang disederhanakan.
Penentuan penyusun utama diawali dengan mengelompokkan
semua penyusun fungsi itu berdasarkan cacah bit 1 yang ada pada setiap penyusun dan mengurutkan kelompok demi
kelompok mulai dari kelompok terendah (kelompok dengan cacah bit 1 paling sedikit) sampai dengan kelompok
tertinggi (kelompok dengan cacah bit 1 paling banyak). Kita dapat memberi nomor bagi setiap kelompok
berdasarkan cacah bit 1 yang dikandung setiap penyusun dalam kelompok bersangkutan,
misalnya, kelompok 0
untuk kelompok yang mengandung sukumin m0 yang mempunyai kode biner 000 dan tidak mempunyai bit 1 (cacah
bit 1 adalah
0), kelompok 1 untuk kelompok yang mengandung sukumin m1 (0001), m2 (0010), m4 (0100), m8
(1000), dan seterusnya, yang mengandung satu bit 1, dan sebagainya.
Sesudah tersusun tabel kelompok,
penggabungan antara dua penyusun sudah dapat dilakukan. Penggabungan hanya dilakukan antara satu penyusun
dengan penyusun lain yang berada di kelompok yang lebih tinggi.
Sudah diketahui bahwa dua suku penyusun dapat digabung untuk menghasilkan
penyusun baru yang lebih murah
(lebih sedikit literalnya) bila hanya satu peubah yang berbeda, seperti yang telah ditunjukkan dalam contoh-contoh
bab sebelumnya.
Misalnya, m5 dan m13 dengan kode masing-masing 0101 dan 1101, dalam peubah A, B, C dan D
dapat dituliskan sebagai ABCD dan ABCD. Dengan memakai rumus XY + XY = Y, maka fungsi jumlah-perkalian
daripada m5 dan m13 dapat dituliskan:
f = m5 + m13 = A B C D + A B C D = B C D
yang dalam biner dapat ditulis sebagai:
0 1 0 1 + 1 1 0 1 = -1 0 1
dengan tanda "-" menunjukkan letak peubah yang dihilangkan dalam penggabungan.
Perhatikan bahwa setiap bit 1
pada posisi tertentu menunjukkan bahwa pada posisi bit tersebut ada literal dalam bentuk sebenarnya sedangkan bit 0
menunjukkan adanya literal dalam bentuk komplemen.
Karena pada 1 posisi hanya ada 2 kemungkinan harga, 0 atau 1, maka 2 penyusun yang berada dalam satu kelompok
(mempunyai cacah bit 1 yang sama) tidak mungkin bergabung. Selanjutnya, kalau selisih cacah bit 1 antara 2
penyusun lebih dari 1, selisih nomor kelompoknya lebih dari 1, maka peubah yang berbeda pada kedua penyusun itu
juga akan lebih dari 1 sehingga keduanya tak mungkin bergabung.
Jadi, penyusun dari satu kelompok hanya
mungkin bergabung dengan penyusun dari kelompok dengan nomor (tingkat) yang lebih tinggi 1. Karena itu,
penggabungan yang perlu dicoba dalam metoda tabulasi hanyalah antara penyusun-penyusun dari satu kelompok
dengan kelompok yang lebih tinggi satu tingkat, yaitu kelompok dengan cacah bit 1 lebih banyak 1.
Setiap penggabungan dua penyusun menghasilkan satu penyusun baru dengan literal yang berkurang satu, dan
penyusun baru ini kita tabelkan secara berurut dalam kolom baru. Setiap penyusun yang sudah mengalami penggabungan
dalam kolom lama (sebelumya) diberi tanda cek (Ö) untuk menunjukkan penyusun tersebut telah bergabung,
artinya sudah dicakup dalam penyusun yang baru, hasil penggabungan. Penyusun baru ini juga dikelompokkan. Satu
kelompok dipisahkan dari kelompok berikutnya dengan garis pembatas yang jelas dan disusun
berurut menurut
urutan kedua kelompok pembentuk gabungan bersangkutan. Bila ada dua kelompok yang berurut tidak menghasilkan
penggabungan, maka dalam kolom baru harus dibuatkan suatu kelompok kosong yang tidak mengandung
penyusun
gabungan. Pengelompokan
ini akan menentukan apakah penyusun
dari satu kelompok dapat bergabung dengan
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (2 of 12)5/8/2007 2:45:59 PM
4
penyusun di kelompok berikutnya
pada penggabungan kolom baru itu. Proses penentuan penyusun utama baru
selesai bila dalam suatu kolom baru tidak ada lagi penyusun yang dapat bergabung.
Langkah-langkah penggabungan
ini akan lebih diperjelas dengan contoh.
Contoh.
Untuk menyederhanakan fungsi f = S m(0,2,3,4,8,10,11,12,13,15) dengan metoda
tabulasi Quine-McCluskey,
langkah pertama yang harus dilaksanakan adalah mengelompokkan semua sukumin berdasarkan cacah bit 1. Hasil
pengelompokan
ini ditunjukkan dalam Tabel 4.1.
Tabel 4.1 Pengelompokkan penyusun menurut bit cacah bit 1 fungsi f = S m
(0,2,3,4,8,10,11,12,13,15)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (3 of 12)5/8/2007 2:45:59 PM
Nomor
S u k u m i n kelompok
desimal biner (cacah bit 1)
0 0000 0
2 0010 1
4 0100
8 1000
3 0011 2
10 1010
12 1100
11 1011 3
13 1101
15 1111 4
Tabel 4.1 ini merupakan tabel awal sebelum penggabungan dan dinamakan kolom 0 dalam Tabel 4.2 yang
menggambarkan langkah-langkah penentuan penyusun utama. Dalam kolom 0 ini dicari penyusun dalam kelompok 1
yang dapat bergabung dengan penyusun dalam kelompok 0. Satu-satunya penyusun dalam kelompok 0 adalah m0.
Dapat dilihat bahwa bit-bit dalam m0 berbeda hanya satu bit dengan bit-bit yang ada dalam masing-masing sukumin
dalam kelompok 1 m2, m4, dan m8 , sehingga mereka dapat bergabung berpasang-pasangan.
Gabungan m0 dengan m2 menghasilkan penyusun 00-0, dengan m4 menghasilkan
penyusun 0-00, dengan m8
menghasilkan penyusun -000. Ketiga gabungan ini membentuk kelompok baru dalam kolom-1 Tabel 4.2 yang secara
berturut-turut ditulis
sebagai: (0,2): 00-0, (0,4): 0-00, dan (0,8): -000. Sebagai tanda bahwa sukumin m0, m2, m4, dan
m8 telah bergabung di kolom-1, di belakang masing-masing sukumin tersebut diberi tanda cek ( Ö ). Perhatikan
bahwa letak tanda "-" yang menunjukkan letak bit yang berbeda, juga menunjukkan letak literal yang
Tabel 4.2 Penentuan penyusun utama fungsi
f = S m(0,2,3,4,8,10,11,12,13,15)
Kolom-0 Kolom-1 Kolom-2
4
0 0000 Ö (0,2) 00-0 Ö (d) (0,2,8,10) -0-0
2 0010 Ö (0,4) 0-00 Ö (e) (0,4,8,12) --00
4 0100 Ö (0,8) -000 Ö (0,8,2,10) --00
8 1000 Ö (2,3) 001- Ö (0,8,4,12) --00
10 1010 Ö (4,12) -000 Ö (2,10,3,11) --01-
12 1100 Ö (8,10) 10-0 Ö
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (4 of 12)5/8/2007 2:45:59 PM
= ABC + ABD + ACD + BD + CD + BC
3 0011 Ö (2,10) -010 Ö (f) (2,3,10,11) -01-
11 1011 Ö (8,12) 1-00 Ö
13 1101 Ö (3,11) -011 Ö
15 1111 Ö (10,11) 101- Ö
(a) (12,13) 110-
(b) (13,15) 11-1
(c) (11,15) 1-11
hilang dari penyusun, merupakan posisi dengan bobot bit yang sama dengan selisih nomor penyusun yang bergabung.
Misalnya, gabungan m0 dan m8 yang selisih nomornya adalah 8-0= 8, akan memberikan
tanda "-" di posisi bit-3 (ke-
4 dari kanan) yang mempunyai bobot 23 = 8.
Dengan selesainya penggabungan kelompok 0 dengan kelompok 1 ini berarti juga telah selesai satu kelompok baru
dalam kolom-1, dan karena itu perlu dibuat garis batas. Penggabungan dilanjutkan antara kelompok 1 dan kelompok
2, antara kelompok 2 dan kelompok 3, dan seterusnya, dengan cara yang sama.
Penggabungan penyusun kolom-1 untuk membentuk kolompok 2 dilakukan dengan menggabungkan penyusun dalam
suatu kelompok dengan kelompok berikutnya
yang mempunyai tanda "-" yang berada pada posisi yang sama dan berbeda
hanya satu bit. Misalnya, gabungan (0,2) dapat bergabung hanya dengan gabungan (8,10) karena hanya
gabungan ini dalam kelompok berikutnya yang mempunyai tanda "-" pada posisi yang sama dengan tanda "-" pada
gabungan (0,2): 00-0 dan 10-0. Gabungan (0,2) tak dapat bergabung dengan gabungan (2,3) karena tanda "-" pada
kedua gabungan terletak pada posisi yang berbeda: 00-0 dan 001-. Penggabungan
antara gabungan (0,2) dan
gabungan (8,10) direkam di kolom-2 sebagai
(0,2,8,10). Dengan cara yang sama, penggabungan yang lain dapat
diperoleh.
Perhatikan bahwa semua sukumin yang bergabung dalam kedua penyusun (0,8,2,10) dan (0,2,8,10) adalah sama,
hanya berbeda urutan penggabungan saja. Jadi kedua penyusun juga sama. Karena itu salah satu dapat dibuang,
ditandai dengan pencoretan penyusun yang dibuang dalam Tabel 4.2.
Pada Tabel 4.2 dapat dilihat bahwa semua sukumin pada kolom-0 telah mendapat
tanda cek (Ö) yang berarti bahwa
semua sukumin telah ikut bergabung dalam membentuk kolom-1. Dalam kolom-1 ada 3 penyusun yang belum mendapat
tanda cek, yaitu suku (12,13), (13,15) dan (11,15), dan semua penyusun di kolom-2, yaitu (0,2,8,10), (0,4,8,12)
dan (2,3,10,11) tak ada yang dapat bergabung lagi. Penyusun-penyusun ini merupakan penyusun dengan literal
minimum yang dapat dibentuk dan merupakan Penyusun Utama (Prime Implicants). Untuk mempermudah
pembahasan
berikutnya, semua penyusun utama ini diberi nama identifikasi,
misalnya (a), (b), (c), (d), (e), dan (f), seperti
ditunjukkan dalam tabel di atas. Dengan penyusun utama ini, maka dapat dibuat pernyataan fungsi sebagai:
f = a + b + c + d + e + f
= (12,13) + (13,15) + (11,15) + (0,2,8,10) + (0,4,8,12) + (2,3,10,11)
4
Perhatikan bahgaimana memperoleh pernyataan literal untuk setiap penggabungan
berdasarkan desimal sukumin
yang bergabung. Untuk penyusun a = (12,13), sebagai contoh, diperoleh berdasarkan kode binernya 1100 dan 1101
yang digabung menjadi 110- atau 110x yang berarti literal pertama dan kedua muncul dalam bentuk sebenarnya (A
dan B), literal ketiga muncul dalam bentuk komplemennya
(C), dan literal keempat (D) hilang dari sukumin. Dengan
menyatakan Dapat dilihat dengan mudah, misalnya dengan pemetaan, bahwa walaupun suku-suku dalam persamaan
terakhir ini sudah merupakan penyusun utama dengan literal
yang minimum, ternyata masih ada suku-suku yang
mubazir (redundant) tidak diperlukan. Jadi, dalam langkah pertama metoda tabulasi ini kita hanya memperoleh
sukusuku
penyusun utama, tetapi kita tidak dapat menunjukkan
adanya kemubaziran
(redundancy). Penyusun mubazir
ini dapat dihilangkan dengan langkah
pemilihan
penyusun dalam sub-bab berikut ini.
4.3 Pemilihan Penyusun Minimum
Seperti ditunjukkan pada contoh di atas, langkah pertama hanyalah menentukan
penyusun utama tanpa dapat
menunjukkan penyusun mubazir. Penyusun mubazir
ini tak harus dan tak perlu dicakup dalam pernyataan fungsi dan
karena itu harus dihilangkan untuk memperoleh fungsi minimum. Penyusun mubazir ini dapat dihilangkan
dengan
pemilihan penyusun yang perlu saja.
Pembuangan suku-suku mubazir ini dimulai dengan membuat tabel yang berisi suku-suku yang berisi penyusun
utama (prime implicants), yaitu suku yang belum bergabung di langkah sebelumnya, dengan semua sukumin yang
dicakupnya.
Dalam tabel pemilihan penyusun minimum, di bagian atas diurutkan semua sukumin aslinya
yang
dicakup fungsi dan di kiri diurutkan semua penyusun utama, lengkap dengan sukumin yang bergabung
membentuknya. Pada setiap kolom sukumin diberi tanda X pada baris penyusun utama yang mencakup sukumin yang
bersangkutan.
Tanda ini menunjukkan bahwa bila penyusun utama yang bersangkutan dipilih sebagai penyusun
fungsi minimum, artinya diikut-sertakan
dalam realisasi, maka semua sukumin dengan tanda X pada baris penyusun
utama tersebut telah dicakup.
Pemilihan penyusunan minimum, yaitu penyusun utama yang akan disertakan
dalam realisasi, harus mencakup
semua sukmin fungsi yang disederhanakan. Adanya hanya satu tanda X dalam satu kolom berarti bahwa sukumin
bersangkutan
dicakup hanya oleh penyusun utama pada baris tanda X tersebut. Ini berarti bahwa penyusun utama
pada baris tersebut harus disertakan dalam fungsi sebab tanpa menyertakan penyusun utama tersebut, maka sukumin
itu tidak akan terwakili
di dalam fungsi. Penyusun utama demikian disebut “penyusun utama inti” (essential prime
implicant).
Dengan dipilihnya penyusun utama inti sebagai penyusun minimum, maka semua
sukumin yang dicakupnya telah
akan terwakili dalam fungsi minimum. Untuk menandai suatu sukumin telah terwakili dalam fungsi minimum, pada
baris paling bawah di kolom sukumin bersangkutan diisikan tanda cek . Bila masih ada sukumin yang belum tercakup
setelah penentuan semua penyusun utama inti, yaitu masih ada kolom yang masih mempunyai lebih dari satu tanda X
tanpa tanda cek di baris bawah, maka penyusun minimum yang lain dapat dipilih dari penyu-sun utama yang belum
dipilih (bukan penyusun utama inti) yang mencakup paling banyak sukumin tersisa.
Untuk fungsi yang disederahanakan dalam sub bab sebelumnya, pemilihan penyusun minimumnya ditunjukkan pada
Tabel 4.3. Dari tabel ini dapat dilihat bahwa sukumin m3 dan m4 dicakup oleh hanya satu penyusun utama, yaitu
masing-masing f dan e. Karena itu, f dan e harus menjadi penyusun utama inti. Untuk
menunjukkan bahwa kedua
penyusun ini telah dipilih, kedua penyusun utama ini diberi tanda, yaitu "*" di kirinya.
Dengan dipilihnya f sebagai penyusun utama inti untuk mewakili m3, maka sukumin-sukumin m2, m10 dan m11 juga
telah terwakili
(lihat tanda X di kolom masing-masing sukumin) dan karena itu baris bawah kolom sukuminsukumin
tersebut kita beri tanda cek. Begitu juga pemilihan e sebagai penyusun utama inti untuk mewakili m4,
membuat m0, m8 dan m12 turut terwakili dan baris bawah kolom sukumin-sukumin tersebut sudah dapat kita beri
tanda cek. Maka Tabel 4.3 berubah menjadi Tabel 4.4.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (5 of 12)5/8/2007 2:45:59 PM
4
Tabel 4.3. Pemilihan penyusun utama
Penyusun Utama
Sukumin
0 2 3 4 8 10 11 12 13 15
Penyusun Utama
Sukumin
0 2 3 4 8 10 11 12 13 15
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (6 of 12)5/8/2007 2:45:59 PM
a ABC 12,13 X X
b ABD 13,15 X X
c ACD 11,15 X X
d BD 0,2,8,10 X X X X
e CD 0,4,8,12 X X X X
g BC 2,3,10,11 X X X X
Tabel 4.4. Pemilihan penyusun utama inti
a ABC 12,13 X X
b ABD 13,15 X X
c ACD 11,15 X X
d BD 0,2,8,10 X X X X
* e CD 0,4,8,12 X X X X
* g BC 2,3,10,11 X X X X
Ö Ö Ö Ö Ö Ö Ö Ö
Dari Tabel 4.4 dapat dilihat bahwa m13 dan m15 belum terwakili. Untuk memilih penyusun utama mana yang akan
dipilih untuk mewakili sukumin yang tersisa ( belum terwakili ), kita dapat membuat tabel baru yang
mengandung hanya sukumin yang belum terwakili (m13 dan m15) dan penyusun utama yang belum terpilih (b dan c),
seperti yang ditunjukkan
dalam Tabel 4.5.
Tabel 4.5. Pencakupan sukumin tersisa
Penyusun Utama
Sukumin
13 15
c ABC 12,13 X
* b ABD 13,15 X X
c ACD 11,15 X
d BD 0,2,8,10
4
Ö Ö
Dari tabel ini dapat dilihat bahwa penyusun utama d yang tidak mencakup salah satu dari m13 dan m15, tidak dapat
memberikan
sumbangan
apa-apa dalam pencakupan sukumin yang tertinggal ini. Penyusun yang dapat
mewakili
m13 adalah penyusun utama a dan b. Dengan memilih a hanya m13 yang terwakili, dengan memilih c hanya m15
terwakili. Tetapi dengan memilih b kedua m13 dan m15 akan terwakili, dan semua sukumin telah terwakili. Karena itu
kita akan memilih b sebagai penyusun minimum, dan kita beri tanda * di depan b.
Dengan menjumlahkan (meng-OR-kan) semua penyusun yang bertanda * dalam Tabel 4.4 dan Tabel 4.5, kita akan
memperoleh fungsi minimum:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (7 of 12)5/8/2007 2:45:59 PM
f = b + e + f = ABD + CD + BC
Hasil di atas sudah merupakan fungsi yang paling sederhana (Coba buktikan dengan cara pemetaan !).
Dalam beberapa kasus, dalam tabel pemilihan penyusun yang akan mewakili sukumin yang tertinggal (tidak dicakup
penyusun utama inti) seperti Tabel 4.5, masing-masing sukumin tertinggal dicakup oleh lebih dari satu penyusun
utama dan setiap penyusun utama mencakup cacah sukumin yang sama banyaknya sehingga tidak segera dapat dilihat
apakah pemilihan salah satu penyusun utama lebih menguntungkan
daripada memilih penyusun utama yang lainnya.
Dalam hal seperti ini, kita harus melakukan cara coba-dan-ralat (trial and error); memilih salah satu penyusun utama
dan membandingkan dengan bila kita memilih penyusun utama yang lain.
4.4 Tabel disederhanakan
Penilikan biner dalam penyederhanaan dengan tabulasi Quine-McCluskey cukup melelahkan dan untuk cacah peubah
yang banyak akan mudah menyesatkan
mata. Penyederhanaan akan lebih menyenangkan bila hanya menggunakan
desimal, tanpa menggunakan biner. Semua sukumin asli dan hasil penggabungannya
di-nyatakan hanya dengan
desimal. Letak literal yang hilang juga dapat dinyatakan dengan desimal yang mewakili bobot bit pada posisi literal
bersangkutan.
Dengan demikian maka tabel penyusun utama hanya mengandung angka-angka desimal.
Di depan telah diuraikan bahwa penyusun yang dapat bergabung adalah dua penyusun yang berada dalam kelompok
yang berbeda tetapi berdampingan, yaitu yang berbeda hanya satu bit. Juga dapat dilihat bahwa satu penyusun dari
suatu kelompok dapat bergabung hanya dengan penyusun dari kelompok lebih tinggi yang nilai desimalnya lebih
tinggi sebesar perpangkatan bulat dari 2, yaitu 2n dengan n=0,1,2,... Dalam contoh sebelumnya, misalnya, m4 dalam
kelompok-1 dapat bergabung
dengan m12 dalam kelompok-2, yang nilai desimalnya lebih besar 8. Tetapi m4 dalam
kelompok-1 tidak dapat bergabung dengan m10 dalam kelompok-
2 karena selisih nilainya adalah 6 yang bukan
perpangkatan bulat dari 2, juga tidak dapat bergabung dengan m3 karena 3 tidak lebih besar dari 4 (selisihnya
negatif). Untuk memperjelas hal-hal ini, kita lihat langkah-langkah meminimumkan
fungsi berikut:
f(A,B,C,D) = S m (1,4,6,7,8,9,10,11,15)
Sukumin-sukumin fungsi ini dalam desimal ditabulasi berkelompok, seperti sebelumnya, dalam kolom-0 Tabel 4.6.
Tabel 4.6. Penentuan penyusun utama untuk fungsi
f = S m (1,4,6,7,8,9,10,11,15)
4
Kolom-0 Kolom-1 Kolom-2
4 Ö b 4,6 (2) 8,10,9,11 (2,1)
8 Ö 8,9 (1) Ö
6 Ö 8,10 (2) Ö
9 Ö c 6,7 (1)
10 Ö 9,11 (2) Ö
7 Ö 10,11 (1) Ö
11 Ö d 7,15 (8)
15 Ö e 11,15 (4)
Penggabungan antara sukumin m1 dengan m9 direkam dalam kolom-1 sebagai
1,9 (8) dengan pengertian bahwa 8
adalah selisih sukumin yang bergabung (9-1). Dalam pembentukan kolom berikutnya, penyusun yang dapat
bergabung adalah
penyusun yang mempunyai bilangan dalam tanda kurung yang sama dan selisih penyusunnya
merupakan bilangan yang berharga 2n. Penyusun 8,9 (1) tak dapat bergabung 6,7 (1) karena walaupun mempunyai
bilangan dalam kurung yang sama, selisih harganya adalah 6-8= -2. Tetapi penyusun 8,9 (1) dapat bergabung
10,11
(1) karena mempunyai bilangan dalam kurung yang sama dan selisihnya adalah 10-8= 2 = 21. Penggabungan ini
menghasilkan penyusun baru yang ditulis dalam bentuk 8,9,10,11 (1,2) yang menerangkan bahwa telah terjadi dua
kali penggabungan dan literal yang hilang adalah pada posisi bit dengan bobot 1 dan 2, jadi penyusun utama yang
terbentuk adalah 10-- atau AB. Penggabungan yang lain dapat dicari dengan cara yang sama. Perhatikan kembali
bahwa pada kolom-1 ada dua penyusun utama yang meliputi suku-suku yang sama sehingga satu diantaranya
dapat
dihilangkan (di coret).
Dari Tabel 4.6 dapat dilihat bahwa fungsi itu mempunyai 6 penyusun utama a, b, c, d, e, f dan g. Penyusun utama inti
dipilih dengan memakai tabel pemilihan penyusun utama yang ditunjukkan pada Tabel 4.7.
Tabel 4.7 Pemilihan penyusunan utama inti untuk Tabel 4.6.
Penyusun Utama
Sukumin
1 4 6 7 8 9 10 11 15
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (8 of 12)5/8/2007 2:45:59 PM
1 Ö a 1,9 (8) g 8,9,10,11 (1,2)
* a BCD 1,9 X X
* b ABD 4,6 X X
c ABC 6,7 X X
d BCD 7,15 X X
e ACD 11,15 X X
* g AB 8,9,10,11 X X X X
Ö Ö Ö Ö Ö Ö Ö
Dari Tabel 4.7 dapat dilihat bahwa a, b, dan g merupakan penyusun utama inti. Ketiga penyusun utama inti ini belum
mencakup sukumin 7 dan 15. Untuk menentukan
penyusun utama yang akan dipilih untuk mewakili sukumin ini,
dapat dibuat tabel penyusun yang merekam hanya sukumin yang belum terwakili dan penyusun utama yang belum
dipilih seperti pada Tabel 4.8.
4
Tabel 4.8. Pemilihan penyusun yang tersisa dari Tabel 4.7.
Penyusun Utama
Sukumin
7 15
c ABC 6,7 X
* d BCD 7,15 X X
e ACD 11,15 X
Ö Ö
Dari Tabel 4.8 dapat dilihat bahwa penyusun utama d meliputi kedua sukumin
7 dan 15 secara bersama-sama
sehingga penyusun utama inilah yang dipilih sebagai penyusun minimum.
Jadi, fungsi minimum yang dicari adalah jumlah dari pada penyusun utama a, b, d dan g, yaitu :
f = a + b + d + g = BCD + ABD + BCD + AB
Kalau kita melihat penyederhanaan dengan memakai peta Karnaugh, kita akan melakukan penggabungan seperti yang
ditunjukkan pada Gambar 4.1. Dapat dilihat bahwa hasil penyederhanaannya tetap sama.
00 01 11 10
AB
1 1
1 1
1 1 1
1 1
CD
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (9 of 12)5/8/2007 2:45:59 PM
4
Gambar 4.1. Peta Karnaugh untuk contoh
yang diselesaikan dengan tabulasi
Beberapa catatan dapat dibuat dari cara tabulasi Quine-McCluskey di atas, yaitu:
1. Suku-suku dari satu kelompok dapat digabung hanya dengan kelompok yang setingkat lebih tinggi (tepat di
bawah kelompoknya dalam ­tabel)
dengan syarat:
· selisih nomor sukumin yang berharga +2n, tidak -2n; m4 (kelompok 1) dapat bergabung dengan m6
(kelompok 2) sedangkan m8 (kelompok 1) tak dapat bergabung dengan m6 (kelompok 2).
· nomor sukumin dalam tanda kurung yang sama (untuk kolom 1, 2,.., dst)
2. Angka-angka di dalam tanda kurung adalah selisih dari nomor sukumin-sukumin
yang bergabung. Urutan
angka-angka yang di dalam tanda kurung yang menunjukkan urutan penggabungan tidak penting, sejauh sukuminsukumin
yang bergabung sama: 8,9,10,11 (1,2) º 8,10, 9,11 (2,1).
3. Angka-angka di dalam tanda kurung menunjukkan letak peubah yang hilang dalam penggabungan, sesuai ­dengan
bobot-bobot angka dalam bilangan biner. Sebagai contoh, 1,3 (2) berarti peubah yang hilang adalah kedua
dari kanan. Jadi kalau peubahnya disebut a, b, c, dan d maka peubah yang hilang adalah c dan sukuminnya adalah
abd. Penentuan peubah mana yang akan muncul dalam bentuk sebenarnya
atau bentuk komplemennya dapat
ditentukan dengan menuliskan bentuk biner dari pada salah satu suku yang bergabung
tersebut. Untuk 1,3 (2),
kalau ­dituliskan
suku 1, maka akan ­diperoleh
00-1, sehingga suku gabungan adalah abd.
4. Dalam pemilihan penyusun minimum yang akan diikut-sertakan dalam realisasi, prioritas pertama diberikan
kepada penyusun utama inti. Prioritas kedua diberikan
kepada penyusun utama yang bukan inti yang yang paling
banyak mencakup sukumin tersisa.
4.5 Penyederhanaan Fungsi Tak lengkap
Seperti telah diterangkan dalam bab-bab sebelumnya, suku "abaikan" (don't care) dapat diperlakukan sebagai 1 dan
dapat pula sebagai 0. Dalam penyederhanaan,
mula-mula kita menganggap setiap suku abaikan itu sebagai 1.
Terakhir, setelah diketahui suatu suku abaikan itu tidak diperlukan dalam memperoleh fungsi minimum,
kita
menganggapnya 0 dan mengabaikannya. Dalam metoda ini, selama proses penentuan penyusun utama, kita
menganggap semua suku abaikan itu berharga
1. Tetapi karena dia tidak harus diliput, suku-suku tersebut tidak kita
sertakan
dalam tabel pemilihan suku penyusun inti.
Contoh: Perhatikan fungsi
f(v,w,x,y) = S m (2,3,7,9,11,13) + S d (1,10,15)
dengan di , i= 1, 10, 15, adalah suku-suku abaikan.
Tabel penentuan penyusun utama untuk soal ini dapat dibuat seperti ditunjukkan
pada Tabel 4.9. Terlihat dari tabel
ini bahwa semua penyusun dalam kolom-0 dan kolom-1 sudah bergabung di kolom-3 yang menghasilkaan 4
penyusun utama.
Tabel 4.9. Tabel penentuan penyusun utama untuk fungsi
f(v,w,x,y) = S m (2,3,7,9,11,13) + S d (1,10,15).
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (10 of 12)5/8/2007 2:45:59 PM
4
Kolom-0 Kolom-1 Kolom-2
1 Ö 1,3 (2) Ö a 1,3, 9,11 (2,8)
2 Ö 1,9 (8) Ö b 2,3,10,11 (1,8)
3 Ö 2,3 (1) Ö c 3,7,11,15 (4,8)
9 Ö 2,10 (8) Ö d 9,11,13,15 (2,4)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (11 of 12)5/8/2007 2:45:59 PM
10 Ö 3,7 (4) Ö
7 Ö 3,11 (8) Ö
11 Ö 9,11 (2) Ö
13 Ö 9,13 (4) Ö
15 Ö 10,11 (1) Ö
7,15 (8) Ö
11,15 (4) Ö
13,15 (2) Ö
Pemilihan penyusun minimum dibuat seperti biasa, tetapi suku abaikan tidak dicantumkan di dalamnya, seperti
ditunjukkan pada Tabel 4.10. Ini karena suku ini tidak harus disertakan/diwakili dalam realisasi fungsinya.
Tabel 4.10. Pemilihan penyusun minimum dari Tabel 4.9.
Penyusun Utama
Sukumin
2 3 7 9 11 13
a 1,3,9,11 (2,8) X X X
* b 2,3,10,11 (1,8) X X X X
* c 3,7,11,15 (4,8) X X X
* d 9,11,13,15 (2,4) X X X
Ö Ö Ö Ö Ö Ö
Dari tabel ini dapat diperoleh hasil penyederhanaan sebagai berikut:
f = b + c + d
= w x + x y + v y
4.6 Soal Latihan
1. Dengan menggunakan tabel Quine McCluskey, sederhanakanlah fungsi-fungsi:
a. f(a,b,c) = S m (0,2,3,4,7)
b. f(p,q,r,s) = S m (0,1,2,4,6,7,8,9,13,15)
c. f(a,b,c,d) = S m (0,1,2,5,6,7,8,9,10,14)
4
d. f(A,B,C,D,E)=S m(0,3,4,5,6,7,8,9,12,13,14,16,21,23,24,29,31)
2. Sederhanakanlah fungsi dalam bentuk product-of-sum
a. f1 (A,B,C,D) = p M (0,1,2,4,6,7,8,9,13,15)
b. f2(A,B,C,D,E) = p M (3,5,10,11,12,14)
dengan menggunakan tabulasi
Quine McCluskey. Periksa kebenaran f1 = f2.
3. Sederhanakanlah fungsi
f(x,y,z) = S m (0,1,2,5,6,7)
dengan menggunakan tabulasi
Quine McCluskey dan uji hasilnya dengan menggunakan peta Karnaugh.
4. Dengan menggunakan tabel Quine McCluskey, sederhanakanlah fungsi
f(a,b,c,d) = S m (2,4,6,10) + S d (1,3,5,7,8,12,13)
dengan d= sukumin abaikan (don’t care)
5. Sederhanakanlah fungsi
f(a,b,c,d,e,f) = S m(1,2,3,16,17,18,19,26,32,39,48,63) + S d (15,28,29,30)
dan tentukan juga fungsi minimum tersebut jika suku ”abaikan” tidak ada, tanpa harus mulai dari awal kembali
(cukup dengan mengamati tabel pemilihan penyusun utama).
6. Dengan menggunakan tabel Quine McCluskey, sederhanakanlah fungsi:
f(A,B,C,D,E)=S m(0,2,3,4,5,7,9,11,13,14,16,18,24,26,28,30)+ S d(1,29,31)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab04.htm (12 of 12)5/8/2007 2:45:59 PM
5 5
RANGKAIAN KOMBINASI
Semua rangkaian logika dapat digolongkan atas dua jenis, yaitu rangkaian kombinasi (combinational circuit) dan
rangkaian berurut (sequential circuit). Perbedaan
kedua jenis rangkaian ini terletak pada sifat keluarannya. Keluaran
suatu rangkaian kombinasi setiap saat hanya ditentukan oleh masukan yang diberikan saat itu. Keluaran rangkaian
berurut pada setiap saat, selain ditentukan oleh masukannya
saat itu, juga ditentukan oleh keadaan keluaran saat
sebelumnya, jadi juga oleh masukan sebelumnya. Jadi, rangkaian berurut tetap mengingat keluaran sebelumnya
dikatakan bahwa rangkaian ini mempunyai ingatan (memory). Kemampuan
mengingat pada rangkaian berurut diperoleh dengan memberikan tundaan waktu pada lintasan balik (umpan balik) dari keluaran ke masukan. Secara
diagram blok, kedua jenis rangkaian logika ini dapat digambarkan seperti pada Gambar 5.1.
Masukan
xi
Keluaran
f(xi)
Keluaran
f(xi, xi-)
Masukan
xi
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (1 of 30)5/8/2007 2:46:03 PM
xi-
Tundaan
xi- = keluaran sebelumnya
(b)
5
Gambar 5.1. Model Umum Rangkaian Logika
(a) Rangkaian Kombinasi
(b) Rangkaian Berurut
Perhatikan bahwa rangkaian berurut juga dibangun dari rangkaian kombinasi. Rangkaian ini menerima masukan
melalui rangkaian kombinasi dan mengeluarkan keluarannya juga melalui rangkaian kombinasi. Jadi, rangkaian
kombinasi merupakan
dasar dari seluruh rangkaian logika. Sinyal yang diumpan-balik dalam rangkaian
berurut
umumnya merupakan keluaran elemen memori didalamnya, yang pada dasarnya juga dibangun dari rangkaian
kombinasi. Tundaan dalam lintasan
umpan balik itu boleh jadi hanya tundaan yang disumbangkan oleh rangkaian
kombinasi pada lintasan tersebut, tetapi boleh jadi ditambahkan dengan sengaja.
Umpan balik ini tidak ada pada
rangkaian kombinasi. Rangkaian berurut ini akan diuraikan belakangan.
Bab ini hanya akan menguraikan rangkaian
kombinasi.
5.1 Perancangan Rangkaian Kombinasi
Rangkaian kombinasi mempunyai komponen-komponen masukan, rangkaian
logika, dan keluaran, tanpa umpan
balik. Persoalan yang dihadapi dalam perancangan
(design) suatu rangkaian kombinasi adalah memperoleh fungsi
Boole beserta
diagram rangkaiannya dalam bentuk susunan gerbang-gerbang.
Seperti telah diterangkan sebelumnya, fungsi Boole merupakan hubungan aljabar antara masukan dan keluaran diinginkan. Langkah pertama dalam merancang setiap rangkaian logika adalah menentukan apa yang hendak direalisasikan
oleh rangkaian itu yang biasanya dalam bentuk uraian kata-kata (verbal). Berdasarkan uraian kebutuhan ini
ditetapkan jumlah masukan yang dibutuhkan serta jumlah keluaran yang akan dihasilkan. Masing-masing masukan keluaran diberi nama simbolis. Dengan membuat tabel kebenaran yang menyatakan hubungan
masukan dan keluaran
yang diinginkan, maka keluaran sebagai fungsi masukan dapat dirumuskan dan disederhanakan dengan cara-cara telah diuraikan
dalam bab-bab sebelumnya. Berdasarkan persamaan yang diperoleh ini, yang merupakan fungsi
Boole dari pada rangkaian yang dicari, dapat digambarkan diagram
rangkaian logikanya Ada kalanya fungsi Boole
yang sudah disederhanakan
tersebut masih harus diubah untuk memenuhi kendala yang ada seperti jumlah gerbang
dan jenisnya yang tersedia, jumlah masukan setiap gerbang, waktu perambatan melalui keseluruhan
gerbang (tundaan
waktu), interkoneksi antar bagian-bagian rangkaian, dan kemampuan setiap gerbang untuk mencatu (drive) gerbang
berikutnya.
Harga rangkaian logika umumnya dihitung menurut cacah gerbang dan cacah masukan keseluruhannya. Ini berkaitan
dengan cacah gerbang yang dikemas dalam setiap kemasan. Gerbang-gerbang logika yang tersedia di pasaran pada
umumnya dibuat dengan teknologi rangkaian terpadu (Integrated Circuit, IC). Pemaduan (integrasi) gerbang-gerbang
dasar seperti NOT, AND, OR, NAND, NOR, XOR pada umumnya
dibuat dalam skala kecil (Small Scale Integration,
SSI) yang mengandung 2 sampai 6 gerbang dalam setiap kemasan. Kemasan yang paling banyak digunakan dalam
rangkaian logika sederhana berbentuk DIP (Dual-In-line Package), yaitu kemasan dengan pen-pen hubungan ke disusun dalam dua baris sejajar. Kemasan gerbang-gerbang dasar umunya mempunyai 14-16 pen, termasuk pen catu daya positif dan nol (Vcc dan Ground). Setiap gerbang dengan 2 masukan membutuhkan 3 pen (1 pen untuk
keluaran) sedangkan gerbang
3 masukan dibutuhkan 4 pen. Karena itu, satu kemasan 14 pen dapat menampung 4 gerbang 2 masukan atau 3 gerbang 3 masukan.
Dalam praktek kita sering terpaksa menggunakan gerbang-gerbang yang tersedia
di pasaran yang kadang-kadang
berbeda dengan kebutuhan rancangan kita. Gerbang yang paling banyak tersedia di pasaran adalah gerbang-gerbang
dengan 2 atau 3 masukan. Umpamanya, dalam rancangan kita membutuhkan gerbang dengan 4 atau 5 masukan kita akan mengalami kesulitan memperoleh gerbang seperti itu. Karena itu kita harus mengubah rancangan sedemikian
sehingga rancangan
itu dapat direalisasikan dengan gerbang-gerbang dengan 2 atau 3 masukan.
Kemampuan pencatuan daya masing-masing gerbang juga membutuhkan perhatian. Setiap gerbang mampu mencatu
hanya sejumlah tertentu gerbang lain di keluarannya (disebut sebagai
fan-out). Ini berhubungan dengan kemampuan
setiap gerbang dalam menyerap
dan mencatu arus listrik. Dalam perancangan harus kita yakinkan bahwa tidak gerbang yang harus mencatu terlalu banyak gerbang lain di keluarannya. Ini sering membutuhkan modifikasi
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (2 of 30)5/8/2007 2:46:03 PM
5
rangakaian realisasi yang berbeda dari rancangan semula. Mengenai karakteristik elektronik gerbang-gerbang logika
dibahas dalam Lampiran A.
5.2 Rangkaian AND dan OR
Masalah waktu perambatan terutama penting untuk sistem yang membutuhkan
kecepatan tinggi. Kegagalan satu
bagian rangkaian memenuhi kebutuhan waktu yang ditentukan dapat membawa kegagalan keseluruhan sistem dalam
penyerempakan (synchronization), bukan hanya tak terpenuhinya kecepatan yang diinginkan. Untuk memenuhi
tuntutan waktu ini, kadang-kadang kita perlu menambah atau mengurangi cacah tingkat (level) rangkaian logika kita rancang,
yaitu menambah atau mengurangi cacah gerbang dalam deretan terpanjang yang menghubungkan
masukan dengan keluaran. Semakin banyak tingkatnya, semakin panjang pula tundaan waktu yang dialami sinyal
masukan untuk mencapai
keluaran. Perlu diperhitungkan bahwa selain mengubah tundaan waktu, pada umumnya,
pengubahan tingkat suatu rangkaian logika juga akan mengubah cacah gerbang dan cacah masukan gerbang yang
diperlukan, dan kerena itu mengubah harga realisasi rangkaian.
Pada umumnya, penambahan tingkat (penambahan waktu tunda) suatu realisasi
fungsi dalam bentuk jumlah-perkalian
dapat dilakukan dengan menguraikan
suku-suku fungsi tersebut, sedangkan penambahan tingkat realisasi fungsi
dalam bentuk perkalian-jumlah dapat dilakukan dengan mengalikan beberapa suku fungsi bersangkutan. Sebagai
contoh, kita perhatikan fungsi:
f(a,b,c,d)= S m(2,3,7,8,9,12) (5.1)
Peta Karnaugh untuk fungsi ini ditunjukkan pada Gambar 5.2. Untuk menyatakan
fungsi ini sebagai jumlah-perkalian,
maka kita melakukan penggabungan semua kotak yang berisi 1 seperti yang ditunjukkan dengan penggabungan dan 4 pada Gambar 5.2.
ab
cd 00 01 11 10
00 0 0 1 1 1 = a cd
5= a + c 01 0 0 0 1 2 = a b c
3= acd 11 1 1 0 0 6 = b + c + d
10 1 0 0 0
8 = a + c
4 = a b c 7 = b + c + d
Gambar 5.2. Peta Karnaugh untuk f = S m(2,3,7,8,9,12)
f = 1 + 2 + 3 + 4 = 5.6.7.8
Fungsi minimum yang kita peroleh adalah:
f = acd + abc + acd + abc (5.2)
Realisasi langsung persamaan di atas akan menghasilkan rangkaian 2 tingkat AND-OR, yaitu rangkaian yang terdiri
atas gerbang AND pada masukan diikuti oleh gerbang OR pada keluaran, seperti ditunjukkan pada Gambar 5.3(Rangkaian
ini membutuhkan 5 gerbang dan 16 masukan.
Untuk menambah cacah tingkatnya menjadi 3, persamaan (5.2) di atas dapat diuraikan menjadi berbentuk :
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (3 of 30)5/8/2007 2:46:03 PM
5
f = acd + abc + acd + abc = ac(b+d) + ac(b+d) (5.3)
Seperti ditunjukkan pada Gambar 5.3(b), realisasi fungsi ini merupakan rangkaian
OR-AND-OR 3-tingkat yang
membutuhkan 12 masukan untuk 5 gerbang. Kelihatan di sini bahwa dengan penambahan cacah tingkat kita dapat
mengurangi cacah masukan gerbang [bandingkan dengan 16 masukan untuk 5 gerbang pada Gambar 5.3(a)].
Perhatikan bahwa kedua rangkaian pada Gambar 5.3 memakai gerbang OR pada keluarannya. Ini merupakan ciri
rangkaian untuk fungsi dalam bentuk jumlah-perkalian.
Gambar 5.3. Rangkaian contoh dengan minimisasi sukumin
Untuk mengekspansikan pers. (5.1) di atas dalam bentuk perkalian-jumlah, kita harus menggabungkan semua sukumax
(kotak berisi 0) seperti yang ditunjukkan
dengan penggabungan sukumin (5,6,7,8) pada Gambar 5.2, dengan fungsi
minimum:
f = (a + c)(b + c + d )(b + c + d)(a + c) (5.4)
Fungsi ini menjurus kepada realisasi seperti yang ditunjukkan pada Gambar 5.4(a), yang merupakan rangkaian 2 tingkat dengan harga 5 gerbang dan 14 masukan.
Dengan mengatur letak suku-sukunya dan dengan menggunakan rumus dari Bab 2, (x + y)(x + z) = x + yz, pers. dapat ditulis dalam bentuk
f = (c + a)(c + b + d )(c + a)(c + b + d)
= {c + a(c + b + d )}{(c + a (c + b + d)}
= {c + a(b + d )}{(c + a (b + d)}
= (c + ab + ad ) (c + ab +ad)
Realisasi persamaan ini merupakan rangkaian AND-OR-AND 3 tingkat, seperti
yang ditunjukkan pada Gambar (b) dengan kebutuhan gerbang sebanyak 7 dan 16 masukan. Jelas bahwa rangkaian ini lebih mahal dari rangkaian
AND-OR 2-tingkat sebelumnya (7 : 5 gerbang dengan 16 : 16 masukan).
Kalau diperhatikan keempat rangkaian pada Gambar 5.3 dan Gambar 5.4, dapat dilihat bahwa rangkaian Gambar (a) adalah rangkaian yang terbaik untuk rangkaian dua tingkat dan Gambar 5.3(b) adalah yang terbaik untuk tiga
tingkat. Biasanya, hal ini baru dapat diketahui setelah menggambarkan rangkaian, baik dengan keluaran AND maupun
dengan keluaran OR. Untuk melihat cacah tingkat dan kebutuhan gerbang dan masukan tanpa harus menggambarkan
rangkaian secara
lengkap dapat dilakukan dengan menggambarkan diagram pohon persamaan fungsi yang dihadapi.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (4 of 30)5/8/2007 2:46:03 PM
5
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (5 of 30)5/8/2007 2:46:03 PM
a a
c b
c
a a
c d
b f f
c a
d b
b c
c a
d d
(a) (b )
Gambar 5.4. Rangkaian contoh dengan penyederhanaan sukumax
Diagram pohon (tree diagram) suatu rangkaian logika merupakan gambaran rangkaian logika dengan keluaran sebagai
akar (root) dan peubah masukan sebagai cabang/ranting/daunnya. Setiap gerbang digambarkan sebagai titik-cabang/
simpul (node) dengan masukan sebagai ranting dan keluaran sebagai cabang. Pada setiap simpul dicantumkan cacah
masukan gerbang yang bersangkutan. Gerbang keluaran,
yaitu gerbang paling akhir pada rangkaian itu, hanya
ditunjukkan sebagai simpul
dan cabang tanpa lengan keluaran.
Untuk fungsi dalam pers. (5.3), sebagai contoh, diagram pohonnya dapat digambarkan seperti pada Gambar 5.5. diagram ini dapat segera dilihat cacah tingkatnya dan kebutuhan gerbang dan masukan gerbang. Misalnya dari diagram
pohon pada Gambar 5.5(b), segera terlihat bahwa rangkaiannya merupakan rangkaian
3 tingkat yang menggunakan gerbang dengan cacah masukan gerbang adalah 2 + 2 + 3 + 3 + 2 = 12.
Suku yang sama dalam persamaan fungsi yang direalisasikan, yang menunjukkan
adanya gerbang yang digunakan
lebih dari satu kali, tetap digambarkan sebagai
simpul terpisah dalam diagram pohon, tetapi hanya satu dari simpul
yang sama itu yang diberi angka cacah masukan. Simpul tanpa angka masukan dalam diagram pohon tidak diikutsertakan
dalam perhitungan, cacah gerbang dan cacah masukan.
5
f= (a c d ) + (a b c) + (a c d) + (a b c) a c d a b c a c d a b c
Tkt 1
a c (b + d) + a c (b + d ) b + d b + d
a c a c
(b)
Gambar 5.5. Contoh diagram pohon 2 dan 3 tingkat.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (6 of 30)5/8/2007 2:46:03 PM
5
5.3 Rangkaian NOR dan NAND
Seperti telah pernah disinggung di bagian depan, karena pemakaiannya yang lebih umum, gerbang-gerbang NOR NAND pada umumnya lebih mudah diperoleh di pasaran. Karena itu, desain sistem yang kecil-kecil yang memakai
komponen rangkaian terpadu (Integrated Circuit, IC) skala kecil (SSI) dan menengah
(MSI) sering diusahakan
memakai gerbang-gerbang NOR dan NAND. Hal ini tentunya tidak perlu dilakukan dalam mendesain sistem dalam
rangkaian terpadu
skala besar (LSI, Large Scale Integration) atau yang sangat besar (VLSI, Very Large Scale
Integration) yang semakin banyak digunakan.
Dengan memakai hukum deMorgan yang diberikan dalam bab 2, rangkaian yang tersusun atas OR dan AND dapat
diubah menjadi susunan gerbang-gerbang NOR dan NAND. Prinsip yang penting dalam hal ini adalah kenyataan
bahwa jika suatu fungsi atau peubah dikomplemenkan dua kali, maka hasilnya kembali ke bentuk sebenarnya, yaitu Perhatikan fungsi minimum dalam bentuk jumlah perkalian:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (7 of 30)5/8/2007 2:46:03 PM
f = AB + BD + CD + ABC (5.5)
Dengan menggunakan hukum de Morgan, fungsi ini dapat diubah kebentuk-bentuk lain sebagai berikut:
f = AB + BD + CD + ABC
f = (AB) (BD) (CD) (ABC) (5.6)
= (A+B) (B+D) (C+D) (A+B+C) (5.7)
= (A+B) + (B+D) + (C+D) + (A+B+C) (5.8)
Pers. (5.5) mewakili bentuk dasar rangkaian AND-OR, pers.(5.6) mewakili bentuk dasar rangkaian NAND-NAND,
pers.(5.7) mewakili rangkaian dasar OR-NAND, dan pers. (5.8) mewakili rangkaian dasar NOR-OR yang juga diubah menjadi rangkaian NOR-NOR-NOT. Rangkaian-rangkaian ini digambarkan pada Gambar 5.6.
Kalau kita menginginkan rangkaian yang hanya mengandung gerbang NOR, lebih baik kita mulai dengan bentuk
perkalian-jumlah sebagai ganti bentuk jumlah-perkalian. Fungsi di atas, sebagai contoh, sebenarnya merupakan jumlah-perkalian: f (A,B,C,D)= S m(0,2,4,5,6,7,8,9,10,14)
5
atau fungsi perkalian-jumlah:
f (A,B,C,D)=ÕM(1,3,11,12,13,15)
yang dapat digambarkan dalam peta Karnaugh seperti ditunjukkan dalam dalam Gambar 5.7.
Dari gambar ini dapat dilihat bahwa fungsi di atas dapat dinyatakan sebagai:
f= (A+B+C)+(A+C+D)+(A+B+D)
dengan harga 4 gerbang dengan 12 masukan yang lebih murah dibanding pers. (5.8) yang berharga 5 gerbang dengan
13 masukan.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (8 of 30)5/8/2007 2:46:03 PM
A A
B B
B B
D D
C f C f
D D OR - NAND
A AND - OR A (5.7)
B (5.5) B
C C
A A
B B
B B
D D
C f C f
D D
A NAND - NAND A NOR - OR
B (5.6) B (5.8)
C C
Gambar 5.6. Bentuk bentuk dasar Rangkaian dua tingkat.
ab
cd 00 01 11 10
00 1 1 0 1 1 = BD
01 0 1 0 1 2 = ABC
7 = A+B+D 11 0 1 0 0 5 = A+B+C
10 1 1 1 1 6 = A+C+D
5
3 = CD
4 = AB
Gambar 5.7. Peta Karnaugh fungsi pada pers. (5.5) .
5.4 Rangkaian Penjumlah
Operasi yang paling mendasar dalam suatu sistem digital adalah penjumlahan;
hampir semua operasi aljabar dapat
dilaksanakan dengan operasi penjumlahan.
Rangkaian penjumlah yang paling sederhana dan mendasar adalah
penjumlah yang menjumlahkan dua angka biner. Untuk mengetahui bentuk rangkaian yang dibutuhkan kita lihat
hukum penjumlahan dua angka biner sebagai berikut :
0 + 0 = 0 1 + 0 = 1
0 + 1 = 1 1 + 1 = 0 carry 1 = 10
(simpan)
Kalau kita perhatikan operasi perjumlahan diatas, kita akan lihat bahwa perjumlahan
sama dengan operasi OR
dengan pengecualian untuk keadaan kedua angka yang dijumlahkan berharga 1. Juga dapat dilihat bahwa hasil
perjumlahan adalah 1 bila kedua angka tidak sama sedangkan bila kedua angka yang dijumlahkan
sama, maka
hasilnya adalah 0. Tetapi untuk kedua operand = 1, maka akan dihasilkan
simpanan (carry). Simpanan ini harus
diperhitungkan bila penjumlahan dilakukan untuk bit yang lebih mahal (lebih tinggi nilainya) dan untuk itu, tentunya,
harus dideteksi.
Dengan menyebut kedua angka yang dijumlahkan sebagai x dan y, hasil perjumlahan sebagai S (sum), dan simpanan
sebagai C (carry), maka tabel kebenaran
untuk rangkaian penjumlahan diatas dapat dibuat sebagai berikut:
x y Sh Ch
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Dari tabel kebenaran ini dapat diperoleh persamaan:
Sh = x y + xy = x + y ; Ch = xy (5.9)
Pemberian subskrip h kepada S dan C pada persamaan ini ditujukan untuk menunjukkan sifatnya sebagai penjumlah
paruh (half adder). Penamaan sebagai penjumlah paruh ini muncul dari ketidak-mampuan menerima simpanan dari hasil penjumlah untuk bit dengan bobot dibawahnya. Rangkaian logika untuk pers. (5.9) digambarkan pada
Gambar 5.8.
x x Sh
y y
Sh
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (9 of 30)5/8/2007 2:46:03 PM
5
x Ch
y
x Sh
x
y Ch y Ch
(a) (b)
Gambar 5.8. Rangkaian dan simbol penjumlah paruh
Sekarang perhatikan penjumlahan dua bilangan biner yang masing-masing terdiri dari 3 bit: 101 + 111. Dengan
memakai hukum perjumlahan yang disebutkan
sebelumnya, maka diperoleh hasil perjumlahan sebagai berikut:
1 1 1 simpanan (carry)
1 0 1
1 1 1
1 1 0 0
Perhatikan bahwa untuk bit kedua, ketiga, dan seterusnya, dari kanan, diperlukan
juga masukan untuk penjumlahan
simpanan dari perjumlahan bit di kanannya,
dan ini tidak dimiliki oleh penjumlah yang telah diuraikan sebelumnya.
Penjumlah
yang memiliki 3 masukan disebut "Penjumlah penuh" (Full Adder).
Karena, seperti yang akan ditunjukkan kemudian, satu penjumlah penuh dapat dibentuk dari dua penjumlah dengan
dua masukan, maka penjumlah dua masukan disebut "Penjumlah Paruh" (Half Adder).
Tabel kebenaran dan peta Karnaugh penjumlah penuh dapat dibuat seperti ditunjukkan pada Gambar 5.9. Dari tabel
kebenaran dan peta Karnaugh pada Gambar 5.9 dapat diperoleh persamaan Sum dan Carry sebagai berikut :
Sf = x y z + x y z + x y z + x y z
= (x y + x y) z + (x y + x y ) z
= (x + y) z + (x + y) z
= (x + y ) + z (5-10)
Cf = xy + xz + yz = xy + (x y + xy )z = xy + (x + y) z
x y z S C
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (10 of 30)5/8/2007 2:46:03 PM
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
5
Gambar 5.9. Tabel Kebenaran dan Peta Penjumlah penuh
Perhatikan bahwa z pada persamaan-persamaan di atas dapat dipakai untuk masukan bagi simpanan pada penjumlahan
sebelumnya. Kalau kita bandingkan pers.(5.10) dengan pers.(5.9), maka dapat dilihat bahwa:
Sf = Sh + z (5.11)
Cf = z Sh + Ch
Diagram rangkaian persamaan ini ditunjukkan pada Gambar 5.10 yang juga menunjukkan bahwa satu penjumlah
penuh dapat dibuat dari 2 penjumlah paruh.
x
y Sf
z Cf
(a)
Gambar 5.10. Rangkaian penjumlah penuh.
Penjumlah untuk beberapa bit dapat dibentuk dengan menghubungkan beberapa
buah penjumlah penuh, Carry
keluaran (carry-out) penjumlah bit rendah diumpankan
ke Carry masukan (carry-in) penjumlah bit lebih tinggi. Gambar 5.11(a) ditunjukkan hubungan 4 penjumlah penuh yang membentuk penjumlah biner
4-bit yang secara
diagram dapat juga digambarkan seperti pada Gambar 5.11(b). Jenis penjumlah lain seperti penjumlah BCD atau
penjumlah Desimal dapat disusun dengan cara yang sama. Di pasaran tersedia
rangkaian terpadu penjumlah penuh
untuk cacah bit tertentu, misalnya penjumlah
4-bit SN7483.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (11 of 30)5/8/2007 2:46:03 PM
5
Cout C3 C2 C1 Cin
Gambar 5.11. Hubungan penjumlah biner 4-bit.
5.5 Rangkaian pengurang
Seperti telah diterangkan di bab sebelumnya, operasi pengurangan dapat dilaksanakan
dengan penjumlahan dengan
komplemen bilangan pengurang.
Ini tidak berarti bahwa rangkaian untuk pengurangan tidak dapat dibentuk. Yang
perlu diperhatikan dalam operasi pengurangan adalah adanya pinjaman (borrow) dari bit yang lebih mahal bila pengurang lebih besar dari pada bit yang dikurangi.
Sebagaimana pada penjumlah, dalam hal pengurangan juga ada pengurang paruh dan pengurang penuh. Kalau kedua
operand disebut x dan y, selisih disebut D (difference) dan pinjaman disebut B (borrow), maka tabel kebenaran
pengurang paruh dapat dibuat seperti pada Gambar 5.12.
x y D B x y z D B
0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 1 1 1
1 0 1 0 0 1 0 1 1
1 1 0 0 0 1 1 0 1
1 0 0 1 0
(a) 1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (12 of 30)5/8/2007 2:46:03 PM
5
(b)
Gambar 5.12. Tabel-tabel kebenaran rangkaian pengurang
(a) pengurang paruh: D = x - y
(b) pengurang penuh: D = x - y - z
Dari Gambar 5.12 dapat diperoleh persamaan:
Dh= xy + xy = x + y
Bh= xy (5.12)
Pada Gambar 5.12(b) ditunjukkan tabel kebenaran pengurang penuh dan dari tabel tersebut diperoleh persamaan:
Df = xyz + xyz + xyz + xyz
= ( xy + xy)z + (xy + xy )z = (x + y) + z (5.13)
Bf = xyz + xyz + xyz = xy + (xy+ xy)z = xy + z (x + y)
Perhatikan bahwa jumlah untuk penjumlah paruh sama dengan selisih untuk pengurang paruh dan jumlah untuk
penjumlah penuh mempunyai persamaan yang sama dengan selisih untuk pengurang penuh. Selanjutnya, pinjaman untuk pengurang penuh akan sama dengan simpanan pada penjumlah penuh bila x digantikan
dengan x. Jadi dapat
dilihat bahwa pengurang penuh dapat dibuat dari penjumlah penuh dengan memberikan inverter pada masukan logika pinjamannya.
Rangkaian pengurang penuh ditunjukkan pada Gambar 5.13
.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (13 of 30)5/8/2007 2:46:03 PM
5
Gambar 5.13. Rangkaian pengurang penuh.
5.6 Pengubah Kode
Informasi yang diolah dalam sistem digital dapat dikodekan secara berbeda dari satu sistem ke sistem lain. Bila sistem digital yang menganut sistem pengkodean yang berbeda hendak kita gabung, maka kita membutuhkan pengubahan
kode dari kode satu mesin kekode mesin yang lain. Hanya dengan pengubah
kode ini kedua mesin menjadi
"compatible" (dapat disambung/hubungkan satu sama lain). Jelaslah kalau masukan rangkaian pengubah kode itu
merupakan kode-kode biner dalam satu sistem kode, misalnya A, yang dipakai mesin x, maka keluarannya haruslah
kode biner dalam sistem kode yang lain, misalnya B, yang dikenal
oleh mesin y. Sebagai contoh, perhatikanlah
sistem kode BCD dan Excess-3 yang telah diterangkan dalam Bab 1, yang kembali ditunjukkan pada Gambar 5.14(Karena baik kode BCD maupun kode XS-3 terdiri atas 4 angka biner (bit), maka rangkaian pengubah kode yang
dibutuhkan akan mempunyai 4 masukan dan 4 keluaran.
Misalkanlah peubah masukan kita sebut a, b, c, d, dan peubah keluaran
kita sebut P, Q, R, S. Maka tabel kebenaran
rangkaian yang dicari adalah hubungan yang ditunjukkan dalam tabel diatas. Perlu dicatat kembali bahwa untuk yang lebih besar dari 9 desimal, kombinasi masukannya merupakan abaikan (don't care). Dalam Gambar 5.14(b)
ditunjukkan peta Karnaugh untuk keempat fungsi keluaran.
Dari peta tersebut dapat diperoleh persamaan-persamaan
keluaran sebagai berikut :
P = a + bc + bd R = cd + cd
Q = bc + bd + bcd S = d
yang rangkaian realisasinya dapat digambarkan dengan mudah.
Angka Kode BCD Kode XS-3
desimal a b c d P Q R S
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (14 of 30)5/8/2007 2:46:03 PM
5
(b)
Gambar 5.14. Pengubah kode BCD ke XS-3
Perlu diperhatikan bahwa walaupun ada suku yang dapat dipakai secara bersama,
seperti suku cd, ternyata pemakaian
suku bersama ini tidak mempersederhana
fungsi secara keseluruhan karena untuk S suku ini bergabung membentuk Contoh lain, misalnya kita hendak menampilkan kode BCD ke penampil lampu LED 7-segmen. Dalam Gambar digambarkan penamaan segmen-segmen
LED 7-segmen dan tabel kebenaran pengubahan kode yang dibutuhkan.
Berdasarkan tabel kebenaran tersebut dapat disusun peta Karnaugh seperti yang juga ditunjukkan dalam gambar
tersebut. Dengan meminimalkan masing-masing fungsi dapat diperoleh fungsi realisasinya sebagai berikut:
a(A,B,C,D)= S m(0,2,3,5,7,8,9) = ABD + ACD + ABD + ABC
b(A,B,C,D)= S m(0,1,2,3,4,7,8,9) = AB + BC + ACD + ACD
c(A,B,C,D)= S m(0,1,3,4,5,6,7,8,9) = AD + AB + BC
d(A,B,C,D)= S m(0,2,3,5,6,8) = ABC + ACD + BCD + ABCD
e(A,B,C,D)= S m(0,2,6,8) = ACD + BCD
f(A,B,C,D)= S m(0,4,5,6,8,9) = BCD + ABC + ABD + ABC
g(A,B,C,D)= S m(2,3,4,5,6,8,9) = ABC + ABC + ABD + ABC
Namun, karena konversi kode ini merupakan fungsi keluaran ganda, maka akan diperoleh realisasi yang lebih murah
bila diminimalkan secara bersama, yaitu dengan mendahulukan penggabungan suku-suku bersama daripada
penggabungan suku-suku masing-masing fungsi secara terpisah. Dalam Gambar 5.15 ditunjukkan
penggabungan
yang harus digunakan
pada satu fungsi diberi nomor berlingkaran, yaitu: 1 untuk a; 2 untuk a , f dan g; 3 untuk untuk b; 5 untuk d dan e; 6 untuk d dan e; 7 untuk f, 8 untuk f dan g; dan 9 untuk g; . Dalam fungsi-fungsi lain
penggabungan ini dapat digantikan dengan penggabungan lain. Penggabungan bersama ini menghasilkan fungsi
minimum sebagai berikut:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (15 of 30)5/8/2007 2:46:03 PM
5
00 01 11 10
00 1 1
01 1 1
11 1 1
10 1
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (16 of 30)5/8/2007 2:46:03 PM
5
00 01 11 10 00 01 11 10 00 01 00 1 1 1 00 1 1 1 00 1 01 1 1 01 1 1 1 01 1
11 1 1 11 1 1 11 1
10 1 10 1 10 1 1
00 01 11 10 00 01 11 10 00 01 00 1 1 00 1 1 1 00 1 01 01 1 1 01 1 11 11 11 1
10 1 1 10 1 10 1 1
Gambar 5.15. Konversi kode BCD ke LED 7-segmen
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (17 of 30)5/8/2007 2:46:03 PM
5
Gambar 5.16. Rangkaian Pengubah kode BCD ke LED 7-segmen
Perhatikan penghematan yang dicapai dengan menggunakan bebrapa gerbang secara bersama untuk realisasi segmen.
Di pasaran tersedia pengubah kode BCD-ke-LED 7-segmen dalam bentuk rangkaian terpadu (IC) skala menengah
(MSI, Medium Scale Integration) dengan nama “BCD-to-Seven-Segmen Driver/Decoder dengan nomor tipe dan 49, misalnya 7447, 74L47, 74LS47 dan sebagainya. Pada Gambar 5.17 ditunjukkan
logika dan rangkaian tipe 46 dan 47.
Desimal/ M a s u k a n BI/ Keluaran ke LED 7-seg
Fungsi LT RBI D C B A BR0 a b c d e f g
0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 x 1 0 0 0 1 1 0 1 1 0 0 0 0
2 1 x 0 0 1 0 1 1 1 0 1 1 0 1
3 1 x 0 0 1 1 1 1 1 1 1 0 0 1
4 1 x 0 1 0 0 1 0 1 1 0 0 1 1
5 1 x 0 1 0 1 1 1 0 1 1 0 1 1
6 1 x 0 1 1 0 1 0 0 1 1 1 1 1
7 1 x 0 1 1 1 1 1 1 1 0 0 0 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (18 of 30)5/8/2007 2:46:03 PM
5
8 1 x 1 0 0 0 1 1 1 1 1 1 1 1
9 1 x 1 0 0 1 1 1 1 1 0 0 1 1
10 1 x 1 0 1 0 1 0 0 0 1 1 0 1
11 1 x 1 0 1 1 1 0 0 1 1 0 0 1
12 1 x 1 1 0 0 1 0 1 0 0 0 1 1
13 1 x 1 1 0 1 1 1 0 0 1 0 1 1
14 1 x 1 1 1 0 1 0 0 0 1 1 1 1
15 1 x 1 1 1 1 1 0 0 0 0 0 0 0
BI x x x x x x 0 0 0 0 0 0 0 0
RBI 1 0 0 0 0 0 0 0 0 0 0 0 0 0
B0 0 x x x x x 1 1 1 1 1 1 1 1
Catatan : LT= Lamp Test 1
RBI=Ripple Blanking Input
BI/RB0= Blanking Input/ Ripple Blanking Output
Gambar 5.17. Rangkaian terpadu pengubah BCD-ke-LED 7-segmen tipe 47.
Perbedaan Gambar 5.17 dengan Gambar 5.15 (b) hanya pada kode untuk 10 s/d 15 dan adanya kendali masukan RBI dan BI/RBO pada IC tipe 47. Dalam Gambar 5.15(b), semua kode untuk 10-15 akan menghasilkan keluaran sedangkan
pada Gambar 5.17 dibentuk kode gambar tambahan. Pada Gambar 5.17, BI (Blanking Input) harus berlogika 1 agar ada keluaran yang hidup (logika 1); bila BI= 0, semua keluaran akan berlogika 0. Sinyal RBI Blanking Input) mengendalikan
penampilan angka nol, yaitu RBI= 0 untuk menampilkan nol. Sinyal BI/RBO
(Blanking Input/Ripple Blanking Output)=
1 dan LT (Lamp Test)= 0 membuat semua sinyal keluaran berlogika Dalam operasi normal, LT selalu dibuat
berlogika
1. Perhatikan bahwa sinyal masukan yang dibiarkan terbuka berlogika 1.
5.7 Multiplexer
Multiplexer dikenal juga dengan nama Data Selector (Pemilih Data). Fungsi peralatan ini adalah untuk salah satu dan hanya satu dari sekumpulan masukan-datanya ke keluarannya. Pemilihan masukan mana yang
dilalukan ditentukan
oleh kombinasi sinyal yang diberikan pada masukan kendalinya (control input). Untuk data yang ke i, artinya membuat keluaran sama dengan data masukan ke i, yaitu Z = Ii , sukumin yang dibentuk peubah kendali, sebut saja mi, dibuat berlogika 1. Jadi, untuk memilih salah satu dari 2n masukan, dibutuhkan kendali. Dengan demikian keadaan/logika keluaran multiplexer, disingkat dengan MUX, dapat dituliskan 2n-1
Z = S mi Ii
i=0
Sebagai contoh, untuk MUX dengan 4 masukan data, yang disebut juga sebagai
MUX 4 x 1, ada n = 2 sinyal Bila kita sebut sinyal kendali tersebut sebagai A dan B, dan masukan datanya disebut I0, I1, I2 dan I3, maka keluarannya dapat ditulis :
Z = m0 I0 + m1 I1 + m2 I2 + m3 I3
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (19 of 30)5/8/2007 2:46:03 PM
5
= A B I0 + A B I1 + A B I2 + A B I3
Fungsi logika MUX 4 x 1 ini dapat ditunjukkan dalam bentuk tabel kebenaran
seperti yang ditunjukkan pada 5.18 (a) dan rangkaiannya dapat disusun seperti pada Gambar 5.18(b). Simbol Mux ditunjukkan pada Gambar Dalam bentuk rangkaian terpadu (IC), MUX yang paling umum dipergunakan
adalah kemasan-kemasan atas 4, 2, atau 1 MUX dalam satu kemasan,
yaitu MUX 2x1 (quadraple 2-to-1) misalnya SN74LS258, MUX (dual 4-to-1) misalnya SN74LS253, MUX 8x1 (single 8-to-1) misalnya SN74LS251, dan MUX 16x1 (single Penggunaan serpih-serpih MUX ini memegang peranan
yang sangat penting dalam sistem digital yang menerapkan
sistem bus di mana beberapa kumpulan data yang berbeda fungsinya dilalukan pada sekumpulan
kawat yang dalam kurun waktu yang berbeda, umpamanya multiplexing data dan alamat (address) memori pada komputer.
Walaupun multiplexer secara khusus berfungsi sebagai pemilih data, peralatan
ini juga dapat digunakan untuk
merealisasikan rangkaian kombinasi secara umum. Sebagai contoh, perhatikanlah fungsi yang tabel kebenarannya
ditunjukkan
pada Gambar 5.19(a).
Secara lengkap fungsi ini dapat dituliskan sebagai:
Z= a b c + a b c + a b c + a b c
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (20 of 30)5/8/2007 2:46:03 PM
= a b + a b c + a b c
A B Z I0
0 0 I0
0 1 I1 I1
1 0 I2
1 1 I3 I2
(a)
I3
5
A
B 00 I0
I1
01 I2
I3
10
11
(c)
Gambar 5.18. Rangkaian dasar Multiplexer.
MUX
4-ke-1
a b c Z
0 0 0 1 1 1
0 0 1 1 c a
0 1 0 0 c 0
0 1 1 1 0 a
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (21 of 30)5/8/2007 2:46:03 PM
1 0 0 1
1 0 1 0
1 1 0 0 a b a b
1 1 1 0
(a) (b) (c)
Gambar 5.19. Realisasi dengan Multiplexer.
Perhatikan bahwa Z = 1 bila a b = 1. Bila a b = 1, Z= c dan bila ab = 1 maka Z= c. Untuk kombinasi a dan Z= 0 (Ingat bahwa Z= 1 hanya bila salah satu sukumin penyusunnya berharga 1). Jadi, fungsi Z dapat direalisasikan
dengan MUX dengan memilih a dan b sebagai masukan kendali dan c sebagai masukan data, seperti ditunjukkan
dalam Gambar 5.19(b). Variasi lain dapat dibuat dengan memilih b dan c sebagai masukan kendali dan a sebagai
masukan data. Dalam hal ini Z ditulis sebagai:
Z= a b c + a b c + a b c + a b c
= b c + a b c + a b c
5
dan realisasinya seperti ditunjukkan pada Gambar 5.19(c).
5.8 Dekoder
Dekoder juga merupakan peralatan yang sangat umum pemakaiannya. Ditinjau
dari keadaan aktif keluarannya,
dekoder dapat dibedakan atas "non-inverted-outputs" dan"inverted-outputs". Rangkaian dekoder "inverted-meng-hasilkan satu, dan hanya satu, dari sejumlah keluarannya yang berlogika 0 sedangkan
keluaran lain berlogika 1. Sebaliknya, dalam dekoder non-inverted-
outputs hanya satu keluaran yang berlogika 1 sedangkan
keluaran lain berlogika
0. Pemilihan keluaran ditentukan oleh sekumpulan masukan kendali. Untuk n sinyal dapat dipilih satu dari 2n keluaran yang berlogika 0 atau 1 (tergantung atas jenis keluaran dibalik atau tidak atau non-inverted outputs).
Fungsi keluaran
dekoder dapat dituliskan sebagai berikut:
non-inverted: zi = mi , i= 0,1,.. (2n-1)
inverted: zi = mi = Mi , i= 0,1,... (2n-1)
dengan mi dan Mi adalah sukumin dan sukumax
dari peubah masukan/kendali.
Untuk dekoder 2x4 yang keluarannya tak dibalik, maka tabel kebenarannya dapat dibuat sebagai berikut:
Perhatikan bahwa hanya 1 dari ke 4 keluarannya yang berkeadaan 1 sedangkan
selebihnya berkeadaan 0. bentuk gerbang-gerbang diskrit skala kecil, rangkaian
logika dekoder ini dapat disusun seperti pada Gambar Dalam praktek
sehari-hari, dekoder seperti yang ditunjukkan pada gambar ini jarang digunakan
karena ketersediaan
serpih dekoder khusus dalam skala menengah (MSI) yang lebih murah dan lebih rapi.
A AB Z0
B
AB Z1
AB Z2
AB Z3
Gambar 5.20. Rangkaian dasar Dekoder 2x4
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (22 of 30)5/8/2007 2:46:03 PM
5
Salah satu serpih dekoder yang sangat banyak digunakan dalam sistem digital adalah dekoder 3-ke-8, yang dengan nomor tipe, antara lain, 74LS138 (buatan TI,Texas Instruments) dan 8205 (buatan Intel) dari jenis dibalik yang simbol logika dan tabel kebenarannya ditunjukkan pada Gambar 5.21. Perhatikan
bahwa selain kendali pemilihan, pada umumnya juga disediakan
tambahan kendali: G2A, G2B dan G1 pada 74LS138 dan dan E1 pada 8205. Dengan kendali tambahan ini dimungkinkan pengoperasian yang tidak satu pun keluaran
berkeadaan aktif dan, dalam praktek, ini sangat membantu menyederhanakan
realisasi rancangan kita.
Sebagaimana multiplexer, dekoder juga dapat digunakan untuk merealisasikan
fungsi-fungsi logika kombinasi.
Sebagai contoh, perhatikan fungsi:
f = S m(3,5,6,7) = a b c + a b c + a b c + a b c
= m3 m5 m6 m7
Sukumin-sukumin m3, m5, m6 dan m7 sudah tersedia sebagai keluaran dekoder dengan keluaran dibalik seperti
74LS138 atau 8205 di atas. Karena itu, untuk merealisasikan fungsi ini kita cukup mengambil keluaran dekoder menghasilkan sukumin-sukumin penyusun fungsi tersebut dan mengumpankan nya ke satu NAND. Dengan
menggunakan dekoder 74LS138 di atas, misalnya, kita dapat tuliskan persamaan fungsi di atas sebagai berikut:
f = Y3 Y5 Y6 Y7
Dalam hal ini kita tidak perlu melakukan penyederhanaan fungsi. Untuk realisasi
ini kita harus memberikan semestinya bagi kendali tambahan kendali yaitu: G1 G2A G2B = 100 untuk 74LS138 dan E3 E2 E1 = 100 untuk seperti ditunjukkan dalam Gambar 5.22.
G1 G2 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 0 0 0 1 0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 0 1 1 1 0 1 1 1 1 1
1 0 0 0 1 1 1 1 0 1 1 1 1
1 0 0 0 1 1 1 1 1 0 1 1 1
1 0 0 0 1 1 1 1 1 1 0 1 1
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (23 of 30)5/8/2007 2:46:03 PM
5
1 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 1 1 1 1 1 1 1 0
x 1 x x x 1 1 1 1 1 1 1 1
0 x x x x 1 1 1 1 1 1 1 1
(a)
E1 E2 E3 A2 A1 A0 00 00 00 00 00 00 00 00
0 0 1 0 0 0 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 0 1 1 0 1 1 1 1 1
0 0 1 0 1 1 1 1 1 0 1 1 1 1
0 0 1 1 0 0 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 0 1 1
0 0 1 1 1 0 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 0
x x 0 x x x 1 1 1 1 1 1 1 1
1 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
(b)
Gambar 5.21. Simbol logika dan tabel kebenaran dekoder 3x8.
(a) 74LS138, (b) 8205
5.9 ROM
ROM, singkatan daripada Read Only Memory, merupakan rangkaian pengingat
(memori) yang hanya dapat tanpa dapat ditulis. Pada dasarnya, ROM hanyalah rangkaian kombinasi dengan keluaran ganda (multiple Pemberian
nama memori bagi rangkaian ini didasarkan atas kenyataan bahwa setiap kombinasi
masukan akan memberikan kombinasi keluaran sesuai dengan rangkaian yang sudah disusun sebelumnya. Kombinasi ini dipandang sebagai alamat sel memorinya sedangkan kombinasi keluarannya dipandang sebagai
data yang
disimpannya.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (24 of 30)5/8/2007 2:46:03 PM
5
Gambar 5.22. Realisasi dengan dekoder 138 dan 8205
Penulisan data isi pengingat ini membutuhkan proses yang berbeda dari operasi
normal. Ada jenis ROM dapat ditulisi dalam proses fabrikasi dengan masker (mask) khusus; ada yang dapat difabrikasi dengan sejenis lebur yang lebih murah harganya, biasa disebut sebagai field-programmable ROM atau Eraseable Programmable
(EPROM). Jenis pertama, yang biasa disebut MROM (Mask ROM) atau ROM saja, merupakan jenis ROM paling mahal dan hanya dibuat dalam jumlah besar, lebih dari 1000 serpih (chip). EPROM merupakan jenis yang sangat banyak dipergunakan dan sangat membantu dalam pekerjaan perancangan dan pembuatan pertama suatu sistem digital. Penghapusan isi EPROM yang banyak dilakukan adalah dengan memberikan sinar ultra-(UV) yang cukup banyak sehingga sering juga disebut UVEPROM. Tetapi sekarang sudah banyak juga dipakai dapat dihapus dengan aliran listrik
tegangan agak tinggi, jenis ini disebut juga sebagai EAROM (Electrically
Alterable ROM) atau EEPROM (Electrically Eraseable Programmable
ROM).
ROM terdiri atas 2 bagian: dekoder di bagian masukan dan matrik OR di bagian keluaran. Bagian masukan
menyediakan sukumin dan bagian keluaran menjumlahkan (meng-OR-kan) sukumin penyusun fungsi keluaran. OR pada keluaran direalisasikan dengan diode yang berfungsi sebagai saklar (switch). Diode saklar bagi sukumin
penyusun dihubungkan, diode saklar bagi sukumin yang bukan penyusun dilepas/diputus. Kombinasi yang keluaran dapat
dipilih dengan memberikan kombinasi tertentu pada masukan pemilih pada dekoder. Jadi, kombinasi masukan sama dengan pemilihan alamat dalam
pengertian memori secara umum. Kumpulan keluaran
dapat dipandang sebagai
satu kesatuan membentuk kata data (data word) dan cacah saluran keluaran merupakan
cacah bit dalam satu kata dan disebut sebagai panjang kata.
Untuk melihat bagaimana struktur internal suatu ROM, kita perhatikan fungsi-fungsi berikut:
f0 = S m(2,3,5,6,7)= m2 m3 m3 m6 m7
= a bc + a bc + abc + abc + abc
f1 = S m(0,1,2,6) = m0 m1 m2 m6
= a b c + a b c + a bc + abc
f2 = S m(2,3,4,7) = m2 m3 m4 m7
= a bc + a bc + abc + abc
f3 = S m(0,1,4,6) = m0 m1 m4 m6
= a b c + a b c + a b c + a b c
Untuk merealisasikan fungsi dengan ROM, semua sukumin penyusun disajikan
dengan lengkap. Berdasarkan
sukumin-sukmin tersebut ditentukan diode mana yang disambung dalam ROM. Realisasi ROM untuk fungsi-atas ditunjukkan
pada Gambar 5.23.
Untuk penyederhanaan penggambaran, elemen saklar pada Gambar 5.23(a) sering digambarkan dengan simpul titik atau tanda x seperti pada Gambar 5.23(b). Dari Gambar 5.23 dapat dilihat bahwa bila sukumin mi akan sebagai
salah satu penyusun di satu keluaran ROM, maka elemen saklar (switching element)
yang menghubungkan
keluaran dekoder mi dengan saluran keluaran tersebut
dibuat terhubung. Karena sukumin m6, misalnya, bagi fungsi f0, maka saluran m6 dihubungkan ke saluran f0. Bila m6 berlogika 1, maka f0 akan ikut berlogika bila m6 dan semua saluran mi yang lain yang terhubung ke f0 berlogika 0, maka f0 akan mengikuti tegangan V) dan juga berlogika 0.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (25 of 30)5/8/2007 2:46:03 PM
5
Dalam realisasi dengan ROM ini, walaupun ada sukumin keluaran dekoder yang tak digunakan, tak tersambung salah satu saluran keluaran, kombinasi alamat bersangkutan tetap didekodekan. Jadi, ditinjau dari segi memori, yang tak pernah diakses.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (26 of 30)5/8/2007 2:46:03 PM
5
m0
m1
m2
m3
m4
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (27 of 30)5/8/2007 2:46:03 PM
m5
m6
m7
Gambar 5.23. Contoh realisasi dengan ROM
5.10 PLA dan PAL
PLA (Programmed Logic Array) hampir sama dengan ROM dalam fungsi yang dilakukannya. Jadi PLA juga
digunakan untuk merealisasikan fungsi-fungsi logika yang berkeluaran ganda dengan masukan juga ganda Multiple Input
Multiple Output). Perbedaan antara PLA dengan ROM terletak pada rangkaian
awalnya. yang menentukan alamat kata yang akan dibaca pada ROM, dalam PLA digantikan dengan matriks AND menghasilkan sukumin dari peubah masukan. Dalam hal ini, hanya sukumin yang dibutuhkan saja yang direalisasikan
sehingga fabrikasinya lebih hemat dibandingkan ROM, terutama jika banyak sukumin yang tak digunakan.
Dalam Gambar 5.24 ditunjukkan realisasi fungsi-fungsi yang ditunjukkan pada Gambar 5.23 sebelumnya. rangkaian tersebut diperoleh setelah dilakukan
penyederhanaan fungsi menjadi:
f0 = S m(2,3,5,6,7)= a c + b
f1 = S m(0,1,2,6)= a b + b c
f2 = S m(2,3,4,7)= b + a c
f3 = Sm(0,1,4,6)= a b + a c
Perhatikan bahwa pemasangan elemen saklar antara saluran masukan dengan sumber tegangan positif membentuk
operasi AND karena satu saluran kata yang terhubung ke sumber tegangan positif akan berlogika 1 hanya saluran masukan yang terhubung ke saluran kata tersebut berlogika 1. Seperti pada ROM, saluran kata dan keluaran dihubungkan secara OR. Jadi sebenarnya PLA merupakan kombinasi matriks AND dan matriks Perhatikan juga bahwa realisasi
dengan PLA membutuhkan proses penyederhanaan (minimisasi) terlebih berbeda dengan ROM yang membutuhkan penyediaan semua sukumin.
5
PAL (Programmable Array Logic) merupakan rangkaian kombinasi terprogram
yang semakin luas penggunaannya
dalam merealisasikan sistem logika dengan banyak keluaran dan tersedia dalam bentuk serpih rangkaian terpadu
sekala menengah dan besar (MSI dan LSI). Perbedaan antara PAL dan PLA terletak
pada rangkaian keluarannya.
Kalau dalam PLA, baik matrik AND di bagian masukan maupun matriks OR di bagian keluaran dapat diprogram,
maka dalam PAL hanya matrik AND di bagian masukan yang dapat diprogram, sedangkan matriks OR di keluaran sudah terhubung tetap.
Fungsi-fungsi yang sebelumnya telah direalisasikan dengan ROM dan PLA, dapat direalisasikan dalam PAL hubungan seperti ditunjukkan Gambar 5.25. Semua jalur alamat yang bertanda x pada satu jalur keluaran matriks (bagian masukan) membentuk satu sukumin dan semua sukumin yang bertanda x pada satu jalur keluaran dan menghasilkan fungsi keluaran f. Untuk membentuk sukumin ac bagi fungsi f0, sebagai contoh, maka alamat c dihubungkan
ke jalur yang pada gilirannya akan membentuk f0.
+V
Saluran kata
Gambar 5.24. Realisasi dengan PLA
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (28 of 30)5/8/2007 2:46:03 PM
5
f3 = ab + ac
f2 = b + ac
f1 = ab + bc
f0 = ac + b
Gambar 5.25. Realisasi dengan PAL
5.11 Soal Latihan
1. Gambarkanlah diagram pohon 3 tingkat dan 4 tingkat daripada fungsi:
f = (AB + C)(D + E + FG) + H
2. Dengan menggunakan gerbang OR dan AND, tentukanlah realisasi minimum dengan logika 2 tingkat tingkat dari fungsi
f = S m (0,3,4,6,7,8,11,12,13,15)
Tentukanlah harga realisasi masing-masing ?
3. Dengan menggunakan gerbang NOR dalam logika 2 tingkat realisasikanlah fungsi minimum dari fungsi
f= S m(0,2,5,8,10,11,12,13,15,18,21,26,27,28,29,30,31)
Ulangi untuk realisasi dengan 3 tingkat NOR.
4. Buatlah rangkaian yang dapat menjumlahkan dua bilangan BCD (Binary Coded Decimal) 1 digit. Lanjutkan
untuk dua bilangan BCD 3 digit.
5. Realisasikanlah fungsi minimum dari
f(a,b,c,d) = S m (0,1,2,4,5,7,11,15)
dengan menggunakan multiplexer (MUX) 8-ke-1 dengan masukan kontrol a,c, dan d. Lakukan juga dengan 4-ke-1, tentukan sendiri masukan kontrolnya.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (29 of 30)5/8/2007 2:46:03 PM
5
6. Realisasikanlah fungsi dalam soal nomor 5 dengan menggunakan dua buah dekoder 3 x 8.
7. Rancanglah rangkaian logika untuk mengubah kode dari BCD ke Gray dan gambarkan rangkaiannya.
8. Realisasikanlah fungsi pengubah kode dalam soal nomor 7 dengan menggunakan:
a. ROM file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab05.htm (30 of 30)5/8/2007 2:46:03 PM
6
6
FLIP-FLOP
Semua rangkaian logika yang telah diuraikan di bagian depan adalah rang-kaian logika kombinasi yang keadaan
keluarannya setiap saat hanya ditentukan oleh kombinasi masukan yang diberikan pada saat itu. Setiap sistem akan mempunyai bagian yang merupakan rangkaian kombinasi. Disamping itu, dalam sistem digital juga, pada
umumnya, dipergunakan bagian rangkaian yang dapat mengingat keadaan keluarannya sebelumnya dan keluarannya
untuk suatu kombinasi
masukan tertentu juga tergantung atas keadaan keluarannya sebelum masukan
itu dikenakan.
Bagian rangkaian demikian disebut sebagai rangkaian berurut (sequential). Rangkaian logika berurut juga pada
umumnya memakai rangkaian logika kombinasi, setidak-tidaknya pada rangkaian masukannya.
Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak (synchro nous) dan tak-serempak (asynchronous).
Dalam rangkaian serempak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja.
Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran daripada rangkaian itu tidak berubah. Berbeda dari rangkaian yang serempak, keluaran
dari pada rangkaian tak-serempak berubah menurut
perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian takserempak
ini memakai unsur tundaan waktu pada lintasan umpan baliknya. Tundaan waktu ini biasanya diperoleh
dari gerbang-gerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak dan rangkaian mungkin mengalami kondisi berpacu (race condition) dimana satu perubahan
masukan menyebabkan
lebih dari satu perubahan keluaran. Karena kesulitan
ini, dan juga karena pemakaiannya tidaklah seluas pemakaian
rangkaian serempak, maka rangkaian tak-serempak tidak dibahas dalam buku ini dan di-cadangkan sebagai materi
untuk pembahasan rangkaian logika lanjutan.
Unsur pengingat (memory) yang paling umum dipakai pada rangkaian berurut
serempak adalah flip-flop. Setiap dapat menyimpan satu bit (binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk
komplemennya. Jadi, flip-flop, pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari lainnya. Tergantung atas cara bagaimana informasi disimpan
ke dalamnya, flip-flop dibedakan atas beberapa RS, JK, D dan T. Dalam bab ini akan diuraikan jenis-jenis ini satu demi satu.
6.1 Tundaan waktu
Setiap sinyal yang dilalukan pada suatu komponen elektronika membu-tuhkan waktu untuk bergerak dari terminal
masukan ke terminal keluaran. Dan karena gerbang-gerbang logika juga pada umumnya dibuat dari komponen-elektronika, maka sinyal masukan pada setiap gerbang juga membutuhkan waktu untuk mencapai terminal
keluaran, munculnya efek masukan itu di keluaran.
Waktu yang dibutuhkan tersebut dinamakan tundaan waktu
(time delay) atau tundaan perambatan (propagation delay). Semakin banyak gerbang yang harus dilalui oleh sinyal
untuk bergerak dari masukan ke keluaran suatu rangkaian logika, semakin lama pula tundaan waktu yang
dialaminya. Sebagai contoh, perhatikanlah
perambatan sinyal yang melalui suatu inverter (gerbang NOT). Kalau
sinyal masukan yang semula berkeadaan 0 diubah menjadi 1, maka sinyal keluaran
berubah dari 1 ke 0. Tetapi
perubahan itu tidaklah seketika, melainkan beberapa nano-detik (ns) kemudian (untuk gerbang-gerbang rangkaian
terpadu, IC). Pada saat masukan naik dari 0 ke 1, keluaran turun dari 1 ke 0 setelah ÃŽ1 detik kemudian dan pada masukan turun dari 1 ke 0, keluaran naik dari 0 ke 1 setelah ÃŽ2 detik kemudian. Pada umumnya ÃŽ1 ÃŽ2, walaupun
dalam analisis kedua tundaan ini sering dianggap sama. Secara diagram, hubungan masukan-keluaran ini digambarfile:///
D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (1 of 13)5/8/2007 2:46:06 PM
6
kan dalam diagram waktu Gambar 6.1.
x x
waktu
x
x
waktu
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (2 of 13)5/8/2007 2:46:06 PM
e1 e2
Gambar 6.1. Tundaan waktu pada inverter
Perlu diperhatikan bahwa perubahan sinyalnya sebenarnya tidaklah curam tegak, tetapi mempunyai kemiringan
tertentu. Tetapi dalam kebanyakan analisis, untuk memudahkan penggambaran, sinyal-sinyal dalam sistem digital
dianggap curam sempurna (tegak lurus terhadap sumbu waktu). Ada kalanya, unsur tundaan waktu sengaja
ditambahkan kepada suatu rangkaian logika.
Untuk memperjelas pengertian tundaan waktu ini, perhatikan suatu gerbang AND dua masukan yang pada salah masukannya diberikan suatu tundaan waktu seperti yang ditunjukkan pada Gambar 6.2. Andaikan tundaan waktu
unsur penunda adalah s nanodetik (ns) dan tundaan waktu gerbang AND adalah ÃŽ ns. Supaya lebih sederhana,
tundaan waktu naik dianggap sama dengan tundaan waktu turun. Dalam Gambar 6.2 ditunjukkan hubungan antara
masukan dan keluaran
sistem ini. Perhatikan bahwa keluaran gerbang AND berubah menjadi 1 setelah
kedua
masukannya berkeadaan 1 dan berubah ke 0 setelah salah satu masukannya
menjadi 0. Jadi, keluaran gerbang tertunda naik selama (s+ÃŽ) ns dan tertunda turun selama ÃŽ ns. Pada umumnya, tundaan waktu gerbang-gerbang (dianggap nol).
6
x z
y

1
x 2s ns 3s ns
0
1 2 3 4 5 6 7 8 9 10

1
y s s
0


1
z
0 ÃŽ ÃŽ ÃŽ ÃŽ
s+ÃŽ t (ns)
Gambar 6.2. Diagram waktu AND dengan tundaan di masukan
6.2 Flip-flop RS
Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan: disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). Flip-flop RS dapat dibentuk dari dua
gerbang NOR atau dua gerbang NAND seperti yang ditunjukkan pada Gambar 6.3(a) dan (b).
1
R Q S R Q Q
0 0 0 Q- Qfile:///
D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (3 of 13)5/8/2007 2:46:06 PM
6
0 1 0 1
1 1 0 1 0
S Q 1 1 - -
0
(a)
1 S Q S R Q Q
0 0 0 - -
0 1 1 0
1 1 0 0 1
R Q 1 1 Q- Q-
0
(b)
Gambar 6.3. Rangkaian dasar flip-flop RS
(a) memakai gerbang NOR
(b) memakai gerbang NAND
Perhatikan bahwa keluaran dari suatu gerbang diumpan-balik ke masukan gerbang lainnya. Keluaran masing-gerbang membentuk keluaran-keluaran dari pada susunan flip-flop RS. Seperti yang ditunjukkan oleh tabel
kebenaran pada gambar, untuk flip-flop yang menggunakan gerbang
NOR, masukan 1 pada S membuat flip-diset (Q= 1) dan masukan 1 pada R membuat flip-flop direset
(Q= 0). Untuk flip-flop yang disusun dari gerbang
NAND, S= 0 menyetel (set) flip-flop dan R= 0 me-reset flip-flop.
Untuk flip-flop dengan NOR, masukan R=S= 0 tidak mengubah keadaan keluaran, artinya keluaran Q dan Q ditunjukkan sebagai Q- dan Q- pada tabel kebenaran dalam Gambar 6.3. Untuk kombinasi masukan R=S= 1, dengan "-" pada pada kolom keluaran yang bersangkutan, keadaan keluaran tersebut tidak tentu. Ini diterangkan sebagai berikut:
Andaikanlah untuk R= S = 1 keluaran flip-flop adalah Q= 1. Untuk Q= 1 dan S = 1, maka Q = 0. Tetapi karena 1, maka Q juga harus 0 dan ini jelas berlawanan
dengan pengandaian sebelumnya. Kalau diandaikan Q = 0, juga Q = 0 yang berarti bertentangan dengan sifat flip-flop. Karena itu, untuk flip-flop RS kombinasi masukan = 1 dilarang (tabu).
Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan NOR bila tegangan masukan rendah
dianggap logik 1 dan tegangan masukan tinggi dianggap logik 0, artinya bila kita memakai logika negatif. Jadi kebenaran
untuk flip-flop dengan NAND dengan logika negatif akan tepat sama dengan tabel kebenaran untuk dengan NOR. Untuk keseragaman uraian, maka yang umum dipakai untuk menyatakan kerja flip-flop RS tabel kebenaran untuk rangkaian NOR.
Dalam hal tundaan waktu, karena setiap masukan hanya melalui satu gerbang,
tundaan waktu untuk flip-flop yang disebutkan di atas dianggap sama dengan tundaan waktu 1 gerbang yang umumnya dalam besaran nano-(10-9 detik).
Dalam perencanaan sistem dengan flip-flop umumnya kita membutuhkan keadaan keluaran flip-flop itu setelah kombinasi masukan tertentu dikenakan
pada masukannya. Keadaan keluaran ini biasanya disebut sebagai "keadaanberikut"
(next state) dari flip-flop yang bersangkutan dan sering disimbol dengan Q+. Jadi, untuk keadaan-sekarang
Q, maka keadaan-berikut Q+ daripada flip-flop RS untuk bermacam-macam kombinasi masukan R dan S dapat
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (4 of 13)5/8/2007 2:46:06 PM
1 0 0 1 1 1 x 1
1 0 1 1
1 1 0 - terlarang Q+ = S + R Q
1 1 1 - terlarang RS = 0
(a) (b)
Gambar 6.4. Kedaan berikut dari pada flip-flop RS
(a) Tabel Kebenaran
(b) Peta Karnaugh
Kalau diperhatikan, dapat dilihat bahwa flip-flop RS yang diuraikan di atas akan berubah keluarannya setiap perubahan masukan. Jadi flip-flop ini merupakan
rangkaian berurut yang tak-serempak (asynchronous), tanpa
kelengkapan untuk menyerempakkannya dengan rangkaian lain. Untuk memperoleh flip-flop yang dapat bekerja
serempak, perlu ditambahkan gerbang-gerbang untuk memungkinkan
pemberian sinyal clock (penabuh) yang berfungsi menyerempakkan
flip-flop itu, artinya keadaan flip-flop hanya akan berubah bila ditabuh (clocked)
dengan sinyal/pulsa penabuh.
Flip-flop RS ditabuh diperoleh dengan menambahkan gerbang AND pada masukannya seperti ditunjukkan pada
Gambar 6.5.
R
Q

CP
6
dibuatkan tabel seperti yang ditunjukkan pada Gambar 6.4.
Perhatikan bahwa untuk kombinasi masukan yang sama, tetapi keadaan keluaran
yang berbeda, keadaan-berikut
dapat berbeda.
Dengan membuat peta Karnaugh dengan anggapan keluaran untuk kombinasi
masukan yang terlarang sebagai
abaikan (don't cares), dengan catatan masukan
demikian telah dicegah dari luar, maka persamaan keadaan-berikut
flip-flop RS diperoleh sebagai:
Q+ = S + R Q ; RS = 0
Persamaan keadaan-berikut ini disebut persamaan karakteristrik flip-flop RS. Syarat RS= 0 harus dipenuhi untuk
menjamin bahwa masukan R dan S tidak akan pernah 1 secara bersama-sama.
S R Q Q+ SR
0 0 0 0 Q 00 01 11 10
0 0 1 1
0 1 0 0 0 x 1
0 1 1 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (5 of 13)5/8/2007 2:46:06 PM
6
Q
S
Gambar 6.5. Flip-flop RS ditabuh, rangkaian dan simbol
Dengan adanya gerbang AND tersebut, R dan S akan berkeadaan 0 bila pulsa penabuh CP (Clock Pulse) berkeadaan
1 dan flip-flop tidak akan berubah keadaan. Tanpa pulsa penabuh, artinya CP=0, maka apapun perubahan yang
terjadi pada masukan R dan S tidak akan mengubah keadaan flip-flop. Rangkaian flip-flop itu akan merasakan
keadaan R dan S hanya bila CP= 1. Tabel kebenaran flip-flop RS ditabuh ini untuk CP= 1 tepat sama dengan kebenaran rangkaian dasar flip-flop RS.
Pada Gambar 6.5 juga ditunjukkan simbol flip-flop RS yang umum dipakai. Perlu dicatat bahwa dalam bentuk
rangkaian terpadu banyak flip-flop RS yang diberikan kelengkapan untuk menyetel dan mereset flip-flop melalui
masukan terpisah yang diberi nama masukan PRESET dan CLEAR, misalnya IC tipe SN74279 atau SN74LS279.
6.3 Flip-flop T
Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap ada sinyal pemicu (trigger) pada
masukannya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu
keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalar toggle/pasak).
Flip-flop T dapat disusun dari satu flip-flop RS dan dua gerbang AND seperti ditunjukkan pada Gambar 6.6.
T Q Q+
Q 0 0 0
0 1 1
T 1 0 1
Q 1 1 0
Gambar 6.6. Flip-flop T, rangkaian, simbol dan tabel keadaan-berikut.
Perhatikan bahwa keluaran Q di-AND-kan dengan masukan T untuk menghasilkan sinyal R dan keluaran Q di-dengan T untuk menghasilkan
sinyal S untuk flip-flop RS. Dalam Gambar 6.6 juga ditunjukkan tabel kebenaran
keadaan-berikut atau tabel karakteristik. Dari tabel tersebut diperoleh persamaan karakteristik:
Q+ = T Q + T Q
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (6 of 13)5/8/2007 2:46:06 PM
6
T = 0 dalam tabel keadaan-berikut pada Gambar 6.6 berarti tidak ada pulsa pemicu. Umumnya, flip-flop T peka
hanya terhadap satu jenis perubahan pulsa apakah perubahan dari 0 ke 1, disebut sebagai sisi depan/naik (leading/
rising edge) pulsa masukan, atau perubahan dari 1 ke 0, disebut sebagai sisi ikutan/turun (trailing/falling edge) masukan. Jenis perubahan pulsa naik disebut juga sebagai
pulsa positif dan perubahan pulsa turun disebut sebagai
pulsa negatif.
6.4 Flip-flop JK
Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan K. Flip-flop ini mengatasi kelemahan RS, yang tidak mengizinkan pemberian
masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan
keluaran seperti dilakukan pada flip-flop T. Rangkaiannya ditunjukkan pada Gambar 6.7.
J Q
K Q
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (7 of 13)5/8/2007 2:46:06 PM
J Q
K
Q
(a) (b)
J K Q Q+ JK
0 0 0 0 Q 00 01 11 10
0 0 1 1
0 1 0 0 0 1 1
0 1 1 0
1 0 0 1 1 1 1
1 0 1 1
1 1 0 1 _ _
1 1 1 0 Q+= Q K + Q J
(c)
Gambar 6.7. Rangkaian dasar dan karakteristik flip-flop JK
Dengan susunan ini, maka masukan J dan K berfungsi tepat sama dengan masukan S dan R pada flip-flop RS,
kecuali untuk J=K=1. Kalau pada flip-flop RS masukan R=S=1 terlarang, maka pada flip-flop JK, masukan J=akan membuat
flip-flop JK berfungsi seperti flip-flop T.
Dari tabel keadaan-berikut yang ditunjukkan pada Gambar 6.7, dapat diperoleh bahwa persamaan keadaan-berikut,
disebut juga persamaan karakteristik daripada flip-flop JK, yaitu:
6
Q+ = Q K+ Q J
Seperti dapat dilihat dari persamaan ini, keadaan flip-flop akan berubah untuk
setiap perubahan masukan J dan Ini berarti bahwa flip-flop JK ini bekerja tak serempak. Untuk memperoleh flip-flop JK yang dapat bekerja
serempak dengan rangkaian lain perlu ditambahkan kelengkapan untuk penabuhan (clock-ing). Ini dapat dilakukan
dengan meng-AND-kan pulsa CP (clock Pulse) dengan masukan K dan J seperti yang ditunjukkan pada Gambar Perlu dicatat bahwa untuk flip-flop yang peka terhadap perubahan pulsa negatif, pada masukan CP diberikan
lingkaran kecil seperti pada NOR dan NAND.
J Q
CP
K Q
Gambar 6.8. Rangkaian flip-flop JK ditabuh
6.5 Flip-flop JK Induk-Budak
Suatu flip-flop JK induk-budak (Master-Slave JK flip-flop) disusun dari dua flip-flop RS, yang satu bertindak
sebagai induk/tuan sedangkan yang lainnya bertindak
sebagai budak/pengikut yang mengikuti keadaan induk sesaat sesudah berlalunya perubahan keluaran itu. Perbedaan waktu perubahan keadaan induk ini terjadi karena adanya inverter antara pulsa penabuh untuk flip-flop induk dan masukan flip-flop budak, ditunjukkan pada Gambar 6.9.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (8 of 13)5/8/2007 2:46:06 PM
6
S Q
R Q
S P
R P
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (9 of 13)5/8/2007 2:46:06 PM
J Q
CP
K Q
Gambar 6.9. Rangkaian Flip-flop Induk-Budak
Bila pulsa penabuh flip-flop induk berkeadaan 1, maka keluarannya akan berubah menurut keadaan masukan pada saat itu, sesuai dengan tabel pada Gambar 6.7 didepan. Tetapi, karena adanya inverter pada masukan budak, maka masukan S dan R flip-flop budak itu akan tetap 0 dan keluarannya tidak mengalami perubahan. pada saat penabuh induk kembali 0, yang berarti
keluaran inverter menjadi 1, maka keluaran budak berubah keadaan keluaran induk saat itu, yaitu keadaannya sesudah ditabuh. Perhatikan bahwa bila penabuh berkeadaan (CP= 0, dan CP= 1), maka gerbang-gerbang AND pada masukan
budak menjadi aktif dan keluaran Q akan
mengikuti keadaan P karena hanya ada dua kemungkinan kombinasi RS untuk budak, yaitu RS= 10 atau Bila P= 1 maka RS= 01 dan Q menjadi 1 sedangkan bila P= 0, maka RS= 10 dan Q menjadi 0. Dengan dapat dijamin bahwa persamaan flip-flop Q+ = QK + Q J akan tetap dipenuhi sejauh keadaan J dan K berubah di antara dua pulsa penabuh positif (selagi CP= 1). Bila J dan/atau K berubah selagi CP= 0, maka dipindahkan ke flip-flop budak adalah keadaan P akibat perubahan terakhir sebelum CP berubah menjadi 6.6 Flip-flop D
6
Nama flip-flop ini berasal dari Delay. Flip-flop ini mempunyai hanya satu masukan,
yaitu D. Jenis flip-sangat banyak dipakai sebagai sel memori dalam komputer. Pada umumnya flip-flop ini dilengkapi masukan
penabuh seperti
ditunjukkan
pada Gambar 6.10. Keluaran flip-flop D akan mengikuti apapun keadaan penabuh aktif, yaitu: Q+ = D. Perubahan itu terjadi hanya apabila sinyal penabuh dibuat berlogika 1 (CP=tentunya akan terjadi sesudah
selang waktu tertentu, yaitu selama tundaan waktu pada flip-flop itu. Bila berubah selagi CP = 0, maka Q tidak akan terpengaruh. Keadaan Q selama
CP= 0 adalah keadaan masukan sebelum CP berubah menjadi 0. Dikatakan
keadaan keluaran Q dipalang (latched) pada keadaan D saat CP dari aktif ke tak-aktif.
D
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (10 of 13)5/8/2007 2:46:06 PM
Q D Q Q+
0 0 0
CP 0 1 0
1 0 1
Q 1 1 1
(a) (b) (c)
Gambar 6.10. Flip-flop D. (a) rangkaian dengan NAND, (b) simbol,
(c) tabel kebenaran.
Dapat dilihat bahwa sebenarnya flip-flop D berfungsi seperti apa yang dilakukan
oleh flip-flop JK bila masukan K dihubungkan dengan komplemen
masukan J.
6.7 Pembentukan Flip-flop dari Flip-flop lain
Dari uraian subbab-subbab sebelumnya dapat dilihat bahwa dasar dari semua flip-flop adalah flip-flop RS. prakteknya, ada kalanya perlu merealisasikan
flip-flop tertentu daripada flip-flop yang tersedia, misalnya yang dibutuhkan tidak tersedia atau dari serpih (chip) flip-flop yang digunakan masih ada sisa flip-flop yang belum termanfaatkan.
Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari flip-flop JK dengan memberikan komplemen
sebagai masukan bagi K seperti yang ditunjukkan
pada Gambar 6.11(a).
D T
6
(a) (b)
Gambar 6.11. Flip-flop D yang disusun dari flip-flop JK
Begitu juga flip-flop T dapat dibentuk dari flip-flop JK dengan menggabungkan
masukan J dan K sebagai T seperti ditunjukkan pada Gambar 6.11(b). Perhatikan bahwa bila T=0 akan membuat J=K=0 sehingga tidak berubah. Tetapi bila T=1, J=K=1 akan membuat flip-flop beroperasi secara
toggle.
6.8 Rangkuman Flip-flop
Dalam analisis dan perancangan rangkaian logika berurut selalu dibutuhkan persamaan karakteristik (persamaan
keadaan-berikut) dan persamaan masukan flip-flop yang digunakan. Untuk memudahkan pengacuan dalam dan perancangan rangkaian berurut yang akan dibahas dalam bab-bab selanjutnya, dalam Tabel 6.1 dirangkum
watak dasar semua flip-flop yang telah dibahas dalam bab ini.
Tabel 6.1 Rangkuman karakteristik Flip-flop.
Keadaan-berikut
Jenis Flip-flop (Pers.Karakteristik) Tabel Masukan
RS Q+ = S + R Q Q Q+ R S
(Set-Reset) S R = 0 0 0 x 0
0 1 0 1
1 0 1 0
1 1 0 x
J K Q+ = J Q + K Q Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
T (Toggle/ Q+ = T + Q Q Q+ T
Triggered) 0 0 0
0 1 1
1 0 1
1 1 0
T = Q + Q+
D (Delay) Q+ = D Q Q+ D
0 0 0
0 1 1
1 0 0
1 1 1
D = Q+
Flip-flop Induk-Budak (Master-Slave, MS) tidak disertakan karena karakteristiknya
sama saja dengan file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (11 of 13)5/8/2007 2:46:06 PM
6
Keadaan-berikut dalam Tabel 6.1 dinyatakan
dalam bentuk persamaan keadaan-berikut (persamaan karakteristik)
karena kombinasi
ini sudah terdefinisi dengan pasti. Tetapi masukan diberikan dalam bentuk tabel karena masukan untuk flip-flop RS dan JK mengandung suku abaikan (don't care) sehingga ada beberapa kemungkinan masukan yang memenuhi.
Dalam penentuan persamaan masukan flip-flop pada umumnya lebih karakteristik dalam bentuk tabel ini.
6.9 Soal Latihan
1. Tentukanlah rangkaian yang membuat flip-flop JK berfungsi sebagai:
a. flip-flop D
b. flip-flop T
2. Tentukanlah rangkaian yang mengubah flip-flop D berfungsi sebagai flip-flop JK.
3. Jelaskanlah apa keuntungan penggunaan flip-flop induk budak sehingga banyak digunakan walaupun
menggunakan lebih banyak gerbang !
4. Flip-flop yang mempunyai masukan G dan L, dinamakan flip-flop GL, yang disebut juga pemalang (gated latch), mempunyai sifat bahwa keadaan flip-flop tidak berubah bila G= 0 dan keadaan-berikut (sama dengan) keadaan L bila G= 1. Tentukanlah persamaan keadaan yang menerangkan keadaan-berikut setiap kombinasi antara G, L dan keluarannya. Buatlah rangkaian logika yang akan mengubah flip-flop menjadi flip-flop GL.
5. Rencanakanlah rangkaian logika yang harus ditambahkan di depan suatu flip-flop RS sehinggga keadaan itu dapat dibuat 0 dengan membuat masukan
CLEAR (C) = 0 dan dibuat 1 dengan membuat masukan
PRESET (P)= 0 secara terpisah dari masukan R dan S. Andaikanlah P dan C tak pernah berkeadaan 0 bersamaan.
6. Tentukanlah persamaan karakteristik flip-flop JK yang mempunyai masukan kontrol PRESET (P) (C). Masukan P= 0 akan mengubah keadaan flip-flop menjadi 1 dan masukan C= 0 membuatnya berkeadaan Andaikanlah P dan C tak pernah berkeadaan 0 secara bersamaan.
7. Gambarkanlah bentuk gelombang masukan R dan S untuk flip-flop RS ditabuh, disertai gelombang yang akan membuat keluarannya berkeadaan 1101 secara berturut-turut untuk 4 penabuh pertama, tetap berikutnya diikuti 101 untuk 3 penabuh terakhir.
8. Dua buah flip-flop D dengan kendali CLEAR dihubungkan seperti pada Gambar S8.8 (a). Tentukanlah gelombang keluaran flip-flop A dan B untuk gelombang masukan yang diberikan pada Gambar S8.8 awal diagram waktu ditunjukkan bahwa A dan B berkeadaan 0 karena CLEAR rendah (= 0).
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (12 of 13)5/8/2007 2:46:06 PM
6
CLEAR
P CK= Penabuh
(Pulsa Penabuh) (a)
P
C
A
B
t
(b)
Gambar S6.8 Rangkaian (a) dan gelombang (b) untuk soal nomor 8.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab06.htm (13 of 13)5/8/2007 2:46:06 PM
7
7
P E N C A C A H
Rangkaian pencacah (counter) merupakan rangkaian yang sederhana dan sangat umum pemakaiannya dalam sistemsistem
digital, baik dalam sistem yang kecil-kecil maupun dalam sistem besar seperti prosesor untuk komputer.
Setiap flip-flop dalam rangkaian ini berubah keadaan menurut aturan/urutan yang ditentukan.
Perubahan keadaan itu
terjadi serentak (sebenarnya dengan sedikit tundaan
waktu) dengan munculnya pulsa penabuh (clock pulse). Jadi
rangkaian ini adalah rangkaian berurut
serempak.
Harga maksimum yang dapat dicapai oleh satu pencacah ditentukan oleh cacah flip-flop yang membentuk
rangkaiannya. Untuk suatu pencacah dengan 3 flip-flop (disebut juga pencacah 3 bit), harga maksimum yang dapat
dicapai adalah 7 yang terjadi saat keseluruhan flip-flop itu berkeadaan 1; untuk pencacah dengan 4 flip-flop harga
maksimum yang dapat dicapai adalah 15 (1111 biner), dan seterusnya.
Dalam pencacah biasa, setelah mencapai
harga cacahan maksimum, keadaan pencacah akan kembali kepada keadaan mula, misalnya 0. Tetapi untuk
keperluan-keperluan khusus sering dibutuhkan pencacah yang mencacah tidak secara berurutan dari 0, 1, 2, ... dan
seterusnya atau turun dari suatu harga maksimum
sampai ... 3, 2, 1, 0, melainkan melompat-lompat menurut urutan
yang dibutuhkan.
Dalam bab ini diuraikan perencanaan rangkaian pencacah, baik yang berurutan
maupun yang
acak.
7.1 Pencacah Berurutan dan tak berurutan
Urutan pencacahan pada pencacah biner berurutan mulai dari 0 sampai harga maksimum untuk pencacah naik atau
mulai dari harga maksimum turun sampai 0 pada pencacah turun. Harga desimal pencacahan untuk pencacah naik
biner yang terdiri atas 4 flip-flop adalah 0 s/d 15, yaitu: 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15, kembali ke 0,1,2,. dst
sedangkan untuk pencacah turun adalah 15 - 0, yaitu: 15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0, kembali ke 15,14,.. dst.
Kalau masing-masing flip-flop dalam pencacah tersebut dinamakan A, B, C, dan D, maka keadaan-sekarang dan
keadaan-berikutnya (setelah adanya pulsa penabuh) pencacah tersebut
dapat diurutkan seperti ditunjukkan pada
Tabel 7.1(a) dan (b).
Dalam tabel keadaan-berikut untuk pencacah turun dalam Tabel 7.1, keadaan-sekarang (ABCD) diurutkan naik
sebagaimana lazimnya tabel kebenaran.
Perhatikan
bahwa harga desimal daripada keadaan-berikut (A+B+C+D+)
pencacah turun ini tetap lebih kecil 1 dari harga desimal keadaan-sekarang, kecuali untuk keadaan-sekarang 0000
yang keadaan-berikutnya 1111. Urutan pencacahan menurun mungkin akan lebih jelas dilihat bila penulisan keadaansekarang
diurutkan menurun
mulai dari 1111. Tetapi pengurutan seperti pada Tabel 7.1 lebih enak dipakai dalam
pembuatan peta Karnaugh.
Tabel 7.1. Tabel keadaan pencacah biner berurutan.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (1 of 16)5/8/2007 2:46:09 PM
A B C D A+ B+ C+ D+ A B C D A+ B+ C+ D+
0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1
0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0
0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1
0 0 1 1 0 1 0 0 0 0 1 1 0 0 1 0
0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 1
0 1 0 1 0 1 1 0 0 1 0 1 0 1 0 0
7
0 1 1 0 0 1 1 1 0 1 1 0 0 1 0 1
0 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0
1 0 0 0 1 0 0 1 1 0 0 0 0 1 1 1
1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 1 1 0 1 0 1 0 0 1
1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 0
1 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1
1 1 0 1 1 1 1 0 1 1 0 1 1 1 0 0
1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1
1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0
(a) (b )
Pencacah naik Pencacah turun
Di samping pencacah berurutan biner di atas, jenis pencacah berurutan lainnya
yang juga sering dipakai adalah
pencacah desimal. Perbedaan antara pencacah
biner dengan pencacah desimal hanyalah pada harga maksimum
pencacahan yang dapat dicapai. Kalau dalam pencacah biner pencacahan kembali ke 0000 setelah mencapai 1111,
maka pada pencacah desimal pencacahan
kembali ke keadaan 0000 setelah mencapai 1001 (= 9 dalam desimal)
sebab di dalam sistem bilangan desimal tidak ada angka yang lebih besar daripada 9. Pencacah seperti ini disebut
juga Pencacah Modus 9. Jadi untuk pencacah
desimal, 6 keadaan-sekarang yang paling bawah dalam Tabel 7.1
tidak ditentukan sehingga dalam implementasinya
dapat dianggap di"abaikan". Hal serupa berlaku untuk pencacahpencacah
dengan modus lainnya, misalnya
modus 7, 5 dan lain-lainnya yang kembali ke keadaan 0000 setelah mencapai
7, 5 dan sebagainya.
Seperti telah disebutkan di depan, sering dibutuhkan pencacah yang mencacah
secara tak-berurutan (acak) tetapi
mempunyai pola pencacahan tertentu. Ini misalnya diperlukan dalam penentuan waktu penabuhan komponenkomponen
dalam suatu komputer (timing control). Keluaran rangkaian
pencacah ini misalnya dipakai untuk
menentukan urutan pengaktifan register-
register dalam unit pengolah
pusat (Central Processing Unit, CPU) dalam
komputer. Sebagai contoh, urutan cacahan dapat dibuat 000, 010, 111, 100, 000,... dan seterusnya. Baik pencacah
berurutan maupun tak berurutan dapat direalisasikan dengan semua jenis flip-flop yang telah diuraikan pada bab
sebelumnya.
Berikut ini akan diuraikan perencanaan rangkaian pencacah berturut-turut
dengan memakai flip-flop T, RS, JK, dan
D.
7.2 Pencacah Biner memakai Flip-flop T
Dari karakteristik flip-flop T yang telah diuraikan dalam bab sebelumnya,
dapat disusun tabel masukannya sebagai
berikut ini:
Tabel Keadaan: Tabel masukan:
T Q Q+ Q Q+ T Pers. Masukan:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (2 of 16)5/8/2007 2:46:09 PM
0 0 0 0 0 0 T = Q + Q+
0 1 1 0 1 1
1 0 1 1 0 1
1 1 0 1 0 0
7
Dari tabel keadaan yang juga disertakan dalam tabel di atas dapat dilihat bahwa keluaran flip-flop T akan berubah ke
komplemennya hanya bila masukan T = 1 dan keluaran flip-flop itu tetap bila T = 0 (lihat juga pers. masukan).
Dengan kenyataan ini maka rangkaian pencacah dengan flip-flop T dapat ditentukan dengan mudah.
Misalkan kita hendak menyusun suatu pencacah biner 3 bit dengan memakai flip-flop T. Berdasarkan tabel masukan
di atas dan dengan memperhatikan
hanya 3 bit paling kanan tabel keadaan pencacah biner yang ditunjukkan
pada
Tabel 7.1 di depan, maka tabel keadaan dan masukan rangkaian
pencacah yang diinginkan dapat disusun seperti
ditunjukkan pada Tabel 7.2(a), dengan A, B, C= Keadaan-sekarang; A+,B+,C+= keadaan-berikut, dan TA,TB,TC =
masukan.
Sebagai contoh, untuk keadaan-sekarang 101 dan keadaan-berikut 110, keadaan flip-flop A tetap (tidak berubah),
keadaan flip-flop B berubah dari 0 ke 1, dan C berubah dari 1 ke 0 sehingga masukan yang diperlukan adalah TA= 0,
TB= TC= 1.
Tabel 7.2. Tabel keadaan dan masukan pencacah biner dengan flip-flop T.
(a) Pencacah Naik (b) Pencacah Turun
A B C A+ B+ C+ TA TB TC A B C A+ B+ C+ TA TB TC
0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1
0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1
0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 1
0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 0 0 1
1 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
1 0 1 1 1 0 0 1 1 1 0 1 1 0 0 0 0 1
1 1 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 1
1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1
Untuk memperoleh persamaan masukan masing-masing flip-flop dibuat peta Karnaugh masing-masing flip-flop,
seperti ditunjukkan dalam Gambar 7.1. Dalam Gambar 7.1 tidak digambarkan peta masukan flip-flop C sebab seperti
dapat dilihat dari tabel keadaan dan masukan pada Tabel 7.2(a) di atas, TC tetap 1.
AB AB
C 00 01 11 10 C 00 01 11 10
0 0
1 1 1 1 1 1 1 1
TA= BC TB= C
Gambar 7.1. Peta keadaan-berikut pencacah biner naik dengan flip-flop T
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (3 of 16)5/8/2007 2:46:09 PM
7
Untuk menyerempakkan perubahan keadaan semua flip-flop maka masukan yang ditunjukkan pada peta Karnaugh di
atas di-AND-kan dengan sinyal penabuh P sehingga diperoleh persamaan masukan :
TA= PBC TB= PC TC = P
Untuk pencacah turun, dengan cara yang sama, dari Tabel 7.2 (b) dapat diperoleh persamaan masukan sebagai
berikut:
TA= PBC TB= PC TC = P
Rangkaian pencacah biner naik dan turun yang diperoleh di atas ditunjukkan
pada Gambar 7.2. Perhatikan bahwa
untuk mengubah pencacah naik menjadi pencacah
turun, atau sebaliknya, dibutuhkan hanya sedikit perubahan.
Bandingkan persamaan masukan kedua jenis pencacah di atas. Jadi yang dibutuhkan hanyalah sejenis Mutiplexer
yang memilih masukan bagi flip-flop A dan B. Dalam Gambar 7.2 (c) multipelxer ini direalisasikan dengan 2 AND
dan 1 OR pada masukan kedua flip-flop A dan B. Sinyal M= Up/Down yang berfungsi sebagai pemilih modus, naik
(Up) bila M= 1 dan turun (Down) bila M= 0.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (4 of 16)5/8/2007 2:46:09 PM
P
(a)
P
7
(b)
P
TC = P TB= MPC + MPC TA= MPBC + MPBC
(c)
Gambar 7.2. Rangkaian pencacah biner dengan flip-flop T
(a) Pencacah naik, (b) Pencacah turun, (b) Pencacah naik/turun.
Perhatikan bahwa bila M= 1 hanya keluaran AND sebelah atas yang berpengaruh dan bila M= 0 hanya keluaran
AND sebelah bawah yang berpengaruh.
7.3 Pencacah Tak Berurutan Dengan Flip-flop T
Pada dasarnya, desain pencacah dengan urutan acak sama saja dengan desain pencacah
berurutan seperti yang telah
diuraikan di depan. Langkah pertama adalah penyusunan tabel keadaan dan masukan, disusul dengan pemetaan
masukan dan minimisasi fungsi masukan tersebut. Untuk melihat pelaksanaannya, marilah kita rancang suatu
pencacah dengan urutan pencacahan
000, 011, 010, 100, 101 kembali
lagi ke 000, dan seterusnya. Pada Gambar 7.3
(a) ditunjukkan tabel keadaan berikut untuk pencacah ini. Sebagaimana dilakukan pada perencanaan pencacah
sebelumnya, tabel dan peta masukan masing-masing flip-flop T dapat diturunkan dari tabel keadaan-berikut ini.
Tetapi pada Gambar 7.3 ditunjukkan cara lain dengan pertama-tama menggambarkan peta keadaan-berikut, Gambar
7.3 (b), dan dari peta ini diturunkan
peta masukan untuk masing-masing flip-flop. Dengan cara seperti ini, penurunan
persamaan masukan untuk sembarang flip-flop menjadi lebih sistematis.
Pada Gambar 7.3, baik peta keadaan-berikut maupun peta masukan digambarkan
sebagai fungsi keadaan-sekarang.
Peta keadaan-berikut semata-mata pemetaan
tabel keadaan-berikut. Sebagai contoh, untuk keadaan-sekarang 010
(A=0, B=1, C=0), keadaan-berikut adalah 100 dan pada peta A+, B+, dan C+ untuk ABC = 010 berturut-turut
diisikan 1, 0 dan 0. Peta masukan diisi berdasarkan karakteristik
flip-flop T, yaitu T=1 bila Q+= Q dan T=0 bila Q
+=Q. Untuk keadaan-sekarang 011, kotak untuk keadaan ini pada peta A+ berisi 0. Ini berarti bahwa A=0 dan A
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (5 of 16)5/8/2007 2:46:09 PM
7
+=0 sehingga pada peta TA untuk 011 diisikan 0. Pada kotak yang sama pada peta C+ berisi 0. Ini berarti bahwa
C=1 berubah menjadi C+= 0 sehingga pada peta TC diisikan 1. Dengan cara serupa semua kotak dapat diisi. Untuk
keadaan-berikut yang tak dirinci pada tabel keadaan (diberi tanda "-") seperti untuk keadaan-sekarang 001, semua
kotak bersangkutan diisi tanda x (abaikan).
Pengisian peta masukan diatas dapat dipermudah dengan memakai sifat flip-flop T: T = Q+Q + Q+Q = Q + Q+
yang berarti bahwa T=Q+ untuk Q=0 dan T=Q+ untuk Q=1. Jadi, kotak-kotak dengan Q=0 pada peta T dapat diisi
dengan harga yang ada pada kotak yang sama pada peta Q+ dan untuk kotak-kotak dengan Q=1, kotak pada peta T
diisi dengan komplemen dari isi peta Q+ (Q berarti A, B, atau C).
A A A
A B C A+B+C+ BC 0 1 BC 0 1 BC 0 1
0 0 0 0 1 1 00 1 00 1 00 1 1
0 0 1 - - -
0 1 0 1 0 0 01 x 01 x 01 x
0 1 1 0 1 0
1 0 0 1 0 1 11 x 11 1 x 11 x
1 0 1 0 0 0
1 1 0 - - - 10 1 x 10 x 10 x
1 1 1 - - -
A+ B+ C+
(a) (b)
B=0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (6 of 16)5/8/2007 2:46:09 PM
AB A=0 A=1 AB B=1 AB
C 00 01 11 10 C 00 01 11 10 C 00 01 11 10
0 1 x 0 1 1 x 0 1 x 1 C=0
1 x x 1 1 x x 1 x 1 x 1 C=1
TA TB TC
TA= BC + BC TB= AC TC= B + C
= B + C
(c)
Gambar 7.3. Perencanaan pencacah tak berurutan. (a) Tabel keadaan-berikut (b) Peta keadaanberikut
(c) Peta masukan
Setelah peta masukan untuk semua flip-flop lengkap diisi, maka segera dapat disederhanakan untuk memperoleh
persamaan masukan yang minimum.
Seperti yang ditunjukkan juga pada Gambar 7.3 (c), persamaan masukan
7
untuk masing-masing flip-flop adalah :
TA = B C + BC = B + C
TB = A C
TC = B + C
Dengan meng-AND-kan masing-masing masukan ini dengan sinyal penabuh
P akan diperoleh diagram rangkaian
Gambar 7.4.
Gambar 7.4. Rangkaian pencacah dengan flip-flop T dengan urutan seperti pada Gambar 7.3.
P
A
0 0 0 1 1 0
B
0 1 1 0 0 0
C
0 1 0 0 1 0
TA
TB
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (7 of 16)5/8/2007 2:46:09 PM
7
TC
Gambar 7.5. Diagram waktu pencacah Gambar 7.4.
Untuk meyakinkan bahwa rangkaian
akan bekerja sebagaimana yang diinginkan,
rancangan itu perlu dianalisis
dengan melacak perubahan keadaannya dengan memberikan sederetan pulsa penabuh sebanyak yang dibutuhkan
untuk membuat rangkaian menjalani 1 siklus cacahannya. Pelacakan
perubahan keadaan itu dapat dilakukan dengan
menggambarkan
diagram waktu rangkaian seperti yang ditunjukkan pada Gambar 7.5.
Dalam gambar ini juga disertakan keadaan sinyal masukan T masing-masing flip-flop. Dari sini dapat dilihat bahwa
rangkaian melakukan urutan pencacahan seperti yang diinginkan.
7.4 Pencacah dengan flip-flop RS
Perbedaan perancangan pencacah memakai flip-flop T dengan memakai flip-flop jenis lain terletak pada kombinasi
masukan flip-flop itu untuk menghasilkan keadaan yang diinginkan, jadi pada persamaan masukan flip-flop. Untuk
merancang
pencacah pada sub-bab 7.3 dengan menggunakan flip-flop RS, tabel kebenaran
masukan setiap flip-flop
dapat disusun seperti ditunjukkan pada Gambar 7.6 (a). Keadaan R dan S dalam tabel ini diperoleh
dengan memakai
tabel kebenaran masukan pada Gambar 7.6 (b) yang diperoleh dari tabel pada Gambar 6-4 di depan.
Perlu dicatat
bahwa untuk keadaan yang tetap 0, haruslah S=0 tetapi R boleh 1 atau 0; untuk Q= Q+= 1, haruslah R= 0 dan S
boleh 0 atau 1. Peta Karnaugh untuk masing-masing masukan pada Gambar 7.6(a) ditunjukkan pada Gambar 7.6(c).
Dari peta ini dapat diperoleh persamaan masukan masing-masing flip-flop, yang juga ditunjukkan di bawah peta
masing-masing, yaitu:
SA = BC RA= C
SB = AB RB = BC
SC = BC RC = C
Dengan persamaan masukan ini, diagram rangkaian pencacah dapat dibuat seperti pada Gambar 7.7.
Biasanya peta masukan tersebut dapat diperoleh lebih mudah dengan menggunakan
peta keadaan-berikut seperti
pada Gambar 7.6(d), tanpa membuat tabel masukan semua flip-flop. Bila pada peta keadaan-berikut kotak-
kotak
untuk Q= 0 berisi 1 maka pada peta masukan diisikan SQ= 1, RQ= 0, dengan Q di sini mewakili A, B, dan C [lihat
tabel pada Gambar 7.6 (b)]. Bilamana kotak-kotak untuk Q= 0 pada peta Q+ berisi 0, maka pada peta masukan
diisikan SQ= 0, RQ= x. Bila kotak-kotak untuk Q= 1 pada peta Q+ berisi 0, maka pada peta masukan diisikan SQ= 1,
RQ= 0, sedangkan
bila kotak itu berisi 1 maka pada peta masukan diisikan SQ= x dan RQ= 0.
A B C A+
B+ C+ SA RA SB RB SC RC Q Q+ S R
0 0 0 0 1 1 0 x 1 0 1 0 0 0 0 x
0 0 1 - - - x x x x x x 0 1 1 0
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (8 of 16)5/8/2007 2:46:09 PM
7
0 1 0 1 0 0 1 0 0 1 0 x 1 0 0 1
0 1 1 0 1 0 0 x x 0 0 1 1 1 x 0
1 0 0 1 0 1 x 0 0 x 1 0
1 0 1 0 0 0 0 1 0 x 0 1 (b)
1 1 0 - - - x x x x x x
1 1 1 - - - x x x x x x
(a)
A A A
BC 0 1 0 1 BC 0 1 0 1 BC 0 1 0 1
00 x x 00 1 x 00 1 1
01 x x 1 01 x x x 01 x x 1
11 x x x 11 x x x 11 x 1 x
10 1 x x 10 x 1 x 10 x x x
SA RA SB RB SC RC
SA = BC RA= C SB = AB RB = BC SC = BC RC = C
(c)
AB AB AB
C 00 01 11 10 C 00 01 11 10 C 00 01 11 10
0 0 1 x 1 0 1 0 x 0 0 1 0 x 1
1 x 0 x 0 1 x 1 x 0 1 x 0 x 0
A+ B+ C+
(d)
Gambar 7.6. Tabel dan Peta Karnaugh rancangan pencacah dengan flip-flop RS
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (9 of 16)5/8/2007 2:46:09 PM
7
C
P (Penabuh)
B C C A B B C B C
Gambar 7.7. Rangkaian pencacah dengan flip-flop RS.
7.5 Pencacah Dengan Flip-flop JK
Seperti disebutkan pada bab sebelumnya, flip-flop JK sangat mirip dengan flip-flop RS, bedanya hanyalah pada
kombinasi 11 untuk RS dan JK. Kalau pada flip-flop RS, RS = 11 tidak diperkenankan, maka pada flip-flop JK
kombinasi ini tidak dilarang, tetapi mengubah keluaran dari 0 menjadi 1 atau dari 1 menjadi 0.
Dari tabel keadaan-berikut untuk flip-flop JK yang diberikan pada Gambar 6.7 (c) di depan dapat diperoleh tabel
kebenaran masukan untuk flip-flop JK sebagai fungsi keadaan-sekarang (Q) dan keadaan-berikut (Q+) yang
ditunjukkan pada Gambar 7.8 (a). Berdasarkan tabel ini, maka tabel kebenaran
untuk semua flip-flop untuk
pencacah yang diuraikan pada bagian 7.4, dapat ditentukan seperti yang ditunjukkan
pada Gambar 7.8(b).
Seperti yang dilakukan pada perencanaan dengan flip-flop RS, maka peta masukan dapat diisikan baik dari tabel
masukan maupun langsung dari peta keadaan yang ditunjukkan pada Gambar 7.8(c). Peta masukan tersebut ditunjukkan
pada Gambar 7.8(d). Dengan persamaan masukan yang diberikan
dibawah peta masukan, maka rangkaian
pencacah yang dicari dapat digambarkan seperti pada Gambar 7.8 (e).
Tetapi untuk flip-flop JK, persamaan masukan dapat diperoleh langsung
dari peta keadaan-berikut tanpa melalui
peta masukan. Perhatikan tabel kebenaran pada Gambar 7.8(a). Kelihatan bahwa untuk Q= 1 harga J adalah abaikan
(x) dan untuk Q= 0, harga K adalah abaikan. Jadi setiap 1 pada peta untuk Q= 0 dapat bergabung dengan x pada
bagian Q=1 dan setiap 1 pada bagian peta K untuk Q= 1 dapat bergabung
dengan x pada bagian Q=0. Ini berarti
bahwa baik J maupun K bukanlah fungsi Q, artinya JA dan KA bukan fungsi A, JB dan KB bukan funsi B, dan
seterusnya.
Juga dari tabel Gambar 7.8(a) tersebut dapat dilihat bahwa dengan mengambil
keuntungan dari sifat
suku abaikan x, untuk Q=0 maka J= Q+, dan untuk Q=1 maka K= Q+ atau K = Q+. Karena itu, persamaan J dapat
dilihat langsung dari peta keadaan-berikut bagian Q=0 dan K dapat diperoleh langsung dari bagian Q= 1 peta
tersebut. J diambil dari semua 1 pada bagian Q = 0 sedang-
Q Q+ J K A B C A+ B+ C+ JA KA JB KB JC KC
0 0 0 x 0 0 0 0 1 1 0 x 1 x 1 x
0 1 1 x 0 0 1 - - - x x x x x x
1 0 x 1 0 1 0 1 0 0 1 x x 1 0 x
1 1 x 0 0 1 1 0 1 0 0 x x 0 x 1
1 0 0 1 0 1 x 0 0 x 1 x
1 0 1 0 0 0 x 1 0 x x 1
1 1 0 - - - x x x x x x
1 1 1 - - - x x x x x x
(b)
AB
A=0 A=1 AB
B=1 AB
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (10 of 16)5/8/2007 2:46:09 PM
7
C 00 01 11 10 C 00 01 11 10 C 00 01 11 10
0 0 1 x 1 0 1 0 x 0 0 0 0 x 1 C=0
1 x 0 x 0 1 x 1 0 0 1 x 0 x 0 C=1
A A A
BC 0 1 0 1 BC 0 1 0 1 BC 0 1 0 1
00 0 x x 0 00 1 0 x x 00 1 1 x x
01 x x x x 01 x 0 x x 01 x x x 1
11 0 x x 1 11 x x 0 x 11 0 x 1 x
10 1 x x x 10 x x 1 x 10 0 x x x
C A C B 1
P
(e)
penabuh
Gambar 7.8. Pencacah dengan flip-flop JK.
kan K diambil dari semua
0 pada bagian Q= 1, dan menggabungkannya dengan suku abaikan x, kalau mungkin.
Yang mudahnya untuk K, pandanglah semua 0 pada bagian Q=1 sebagai 1 dan tentukan gabungan sukuminnya.
Dalam Gambar 7.8 (c) ditunjukkan penggabungan untuk memperoleh J dan K untuk masing-masing flip-flop yang
menghasilkan persamaan yang tepat sama dengan yang diperoleh sebelumnya. Perhatikan bahwa variabel A tidak
muncul dalam persamaan JA dan KA, B tidak muncul dalam persamaan JB dan KB, C tidak muncul dalam persamaan
JC dan KC. Karena itu, walaupun
JA yang dihasilkan oleh keadaan 1 pada kotak 010 pada peta A+ mestinya
ABC,
hasil akhir menjadi hanya BC. Penggabungan 0 pada sukumin 101 dan x pada 111 untuk mencari KA, yang
seharusnya menghasilkan KA= AC menjadi tinggal KA= C.
Cara penentuan persamaan J dan K yang diterangkan di atas berlaku secara umum, bukan hanya untuk perencanaan
pencacah di atas saja.
7.6 Pencacah dengan Flip-flop D
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (11 of 16)5/8/2007 2:46:09 PM
7
Karena untuk flip-flop D, Q+=D, maka peta masukan untuk flip-flop D adalah
peta keadaan-berikut itu sendiri dan
karena itu persamaan masukan dapat diperoleh langsung dari peta keadaan-berikut flip-flop itu. Untuk pencacah
yang direncanakan di bagian depan, peta keadaan-berikut pada Gambar 7.3(b) digambarkan
kembali pada Gambar
7.9(a).
Penyederhanaan tabel keadaan-berikut ini menghasilkan persamaan masukan untuk realisasi dengan flip-flop D
sebagai berikut:
DA = A+ = AC+ BC = (A + B)C
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (12 of 16)5/8/2007 2:46:09 PM
DB = B+ = AB + AC = A (B+ C)
DC = C+ = BC
Persamaan masukan ini memberikan rangkaian pencacah yang ditunjukkan
pada Gambar 7.9(b)
7.7 Pencacah dalam Rangkaian Terpadu
Pencacah merupakan rangkaian berurut yang sangat banyak penggunaannya, baik dalam sistem yang kecil-kecil
maupun dalam sistem besar seperti prosesor untuk komputer. Karena banyaknya kebutuhan pencacah ini, maka
pencacah juga dibuat dalam bentuk Rangkaian Terpadu (Integrated Circuit, IC), misalnya tipe : ‘90, ‘92, ‘93, ‘196,
‘197 dan sebagainya [misalnya 74L90, 74393, atau 74LS90].
AB AB AB
C 00 01 11 10 C 00 01 11 10 C 00 01 11 10
0 0 1 x 1 0 1 0 x 0 0 1 0 x 1
1 x 0 x 0 1 x 1 x 0 1 x 0 x 0
(a)
C A
7
Penabuh
P
(b)
Gambar 7.9. Rangkaian pencacah dengan flip-flop D
Kita perhatikan suatu pencacah biner 4-bit tipe 7493A yang diproduksi oleh Texas Instruments (sering juga disingkat
dengan TI). Dalam “Data Book” yang dikeluarkan oleh produsen, serpih ini digambarkan seperti yang ditunjukkan
dalam Gambar 7.10 yang menunjukkan bahwa pencacah 4-bit ini tersusun dari 4 flip-flop JK dengan 2 masukan
penabuh (clock) dan 2 masukan reset Ro(1) dan Ro(1). Kedua kendali yang di-NAND-kan secara internal ini
digunakan untuk mereset (membuat semua keluaran pencacah berlogika 0) dengan membuat
keduanya bertegangan
tinggi (berlogika 1).
Perhatikan bahwa masukan J dan K semua flip-flop tak dapat dijangkau (diakses) dari luar. Ini menyiratkan bahwa
semua flip-flop JK tersebut dioperasikan
J=K=1 sehingga berfungsi sebagai flip-flop T dengan penabuh sebagai
masukan
T. Perhatikan juga masukan penabuh yang aktif rendah (active low) yang menunjukkan bahwa pencacahan
terjadi pada perubahan penabuh dari tegangan tinggi ke tegangan rendah. Bila input B dihubungkan ke sumber
penabuh luar, maka flip-flop A tidak ada hubungan dengan 3 flip-flop lainnya; flip-flop A akan berdiri sendiri yang
berubah keadaan setiap kemunculan penabuh
QA QD GND QC QB QA
Input A
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (13 of 16)5/8/2007 2:46:09 PM
QB
R0(1) R0(2) NC VCC NC NC NC Input B
QC
R0(1) R0(2) QD QC QB QA
H H L L L L
L x C o u n t
x L C o u n t
7
QD
R0(1)
R0(2)
Gambar 7.10. Rangkaian Terpadu Pencacah Biner 4-bit tipe 7493A
dan flip-flop B, C, dan D akan membentuk pencacah 3-bit. Supaya membentuk
pencacah 4-bit, maka penabuh flipflop
B (input B) harus dihubungkan ke keluaran
flip-flop A (keluaran QA), sehingga setiap QA berubah dari logika 1
ke 0, yang terjadi setiap kemunculan dua penabuh di input A, terjadi satu penabuhan pada flip-flop B. Bila
diinginkan membentuk pencacah lebih besar, maka beberapa serpih pencacah ini dapat dihubungkan secara seri
dengan memberikan keluaran QD sebagai penabuh flip-flop A (input A) jenjang berikutnya. Perhatikan juga bahwa
pencacah ini tak dapat diberi harga awal (inisial) selain reset.
Untuk memenuhi kebutuhan pemberian harga awal tersedia pencacah tipe ‘160, ‘163, ‘176, ‘177, ‘196, ‘197, dan
sebagainya yang menyediakan saluran data masukan 4-bit.
Pada Gambar 7.11 ditunjukkan tatasusunan pencacah tipe ‘197 yang dapat mencacah baik desimal maupun biner.
Bila masukan COUNT/LOAD dibuat berlogika 0, maka keluaran QA QB QC QD akan berharga sama dengan data yang
diletakkan pada masukan data ABCD. Tetapi bila masukan COUNT/LOAD dibuat berlogika 1, rangkaian ini akan
beroperasi sebagai pencacah. Bila CLOCK 2 dihubungkan ke keluaran QA, maka pencacah ini akan beroperasi sebagai
pencacah biner 4-bit.
Load/
Count
CLEAR QD D B QB Clear QA
Clock 1
Data B
Cont/ Qc C A QA Clock GND QB
Load 2 Clock 2
Keluaran*
Cacahan QD QC QB QA
0 0 0 0 0 Data C
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (14 of 16)5/8/2007 2:46:09 PM
7
1 0 0 0 1
2 0 0 1 0 QC
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1 Data D
10 1 0 1 0
11 1 0 1 1 QD
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
* Keluaran bila
Pencacah ini dapat dibuat beroperasi sebagai pencacah biner desimal (0-9) dengan menghubungkan keluaran QA ke
CLOCK 2 dan me-NAND-kan keluaran QA dan QD dan memberikannya kepada masukan CLEAR seperti ditunjukkan
pada Gambar 7.12. Dengan rangkaian seperti ini keluaran pencacah akan menjadi 0000 setelah munculnya pulsa
penabuh dalam keadaan keluaran 1000.
Gambar 7.12. Rangkaian Pencacah desimal dengan menggunakan 74197.
7.8 Soal Latihan
1. Rencanakanlah suatu pencacah desimal yang melakukan pencacahan dengan urutan: 0,1,2,3,4,5,6,7,8,9,0,1,..
dengan menggunakan:
a. Flip-flop RS
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (15 of 16)5/8/2007 2:46:09 PM
7
b. Flip-flop JK
c. Flip-flop T
Sediakanlah sarana yang memungkinkan semua flip-flopnya direset (berke-adaan 0).
2. Rencanakanlah suatu pencacah 4 bit yang melakukan cacahan dengan urutan: 0,1,3,2,6,14,10,11,9,8,0,1,..
dengan menggunakan:
a. Flip-flop RS
b. Flip-flop JK
c. Flip-flop T
d. Flip-flop D
3. Rencanakanlah register 4 bit dengan menggunakan flip-flop RS yang dapat menaikkan dan menurunkan 1
harga yang disimpannya. Register tersebut dapat diberi harga awal melalui masukan paralelnya.
4. Dengan menggunakan rangkaian terpadu 74197 Gambar 7.12, rancanglah suatu pencacah yang akan
melakukan pencacahan: 2, 3, 4, 5, 6, 7, 8, 2, 3, ....
Isyarat: setel (set) data masukan pada harga yang dibutuhkan dan berikan sinyal yang berlogika 0 kepada
masukan COUNT/LOAD pada saat pemuatan (loading) dibutuhkan.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab07.htm (16 of 16)5/8/2007 2:46:09 PM
8
8
R E G I S T E R
Register adalah sekumpulan sel biner yang dipakai untuk menyimpan informasi
yang disajikan dalam kode-kode
biner. Penulisan (pemuatan) informasi itu tidak lain daripada penyetelan keadaan kumpulan flip-flop dalam register
itu secara
serentak sebagai satu kesatuan. Setiap flip-flop dalam register membentuk satu sel dan dapat menyimpan
1 angka biner (binary digit, bit). Satu register yang tersusun
atas n sel dapat menyimpan n bit data yang dapat
menyatakan salah satu dari 2n macam kode yang dapat dibentuk dari n bit tersebut, yang untuk data desimal dapat
berharga dari 0 sampai dengan 2n-1. Register 8 bit, misalnya, dapat menyimpan
salah satu dari 256 macam kode
atau harga desimal 0 sampai dengan 255. Register dapat menyimpan informasi dalam kode biner dan
menampilkannya kembali dan dikatakan dapat melakukan operasi baca dan tulis.
Dalam lingkungan komputer digital, register menjadi bagian yang sangat penting. Dalam lingkungan ini, istilah
register digunakan khusus bagi register dalam prosesor yang mempunyai fungsi khusus dengan kemampuan
tambahan di samping kemampuan baca/tulis. Register yang hanya mempunyai kemampuan baca/tulis disebut
memory (pengingat) atau storage (penyimpan). Penyimpanan data dalam memori bersifat jauh lebih permanen
dibanding penyimpanan dalam register. Pada umumnya, dalam satu prosesor disediakan register dalam jumlah yang
sangat terbatas sedangkan memori disediakan dalam ukuran yang sangat besar, dalam ukuran KB (Kilo Byte) sampai
MB (Mega Byte) yang masing-masing byte terdiri atas 8 sel. Dalam pandangan
rangkaian logika, memori dan
register khusus tetap sama dan disebut register. Bab ini akan menguraikan register pemalang,
memori dan register
geser.
8.1 Register Pemalang
Register yang paling sederhana adalah register yang dapat ditulis (dimuat) dengan data dan data itu tetap tersedia
pada keluarannya. Register demikian banyak digunakan sebagai pengantara dalam menghubungkan satu bagian yang
berkecepatan tinggi dengan bagian yang berkecepatan yang lebih rendah dalam sistem digital, umpamanya sebagai
pengantara pusat pengolahan dengan peranti masukan/keluaran (I/O device). Dalam hal ini, register itu berfungsi
sebagai penyangga
(buffer). Data yang diberikan pada masukan disimpan dan dipalang di dalam register. Setelah
pemalangan terjadi, keadaan keluaran register tidak akan berubah walaupun masukannya berubah. Jadi, satu data
yang telah dipalang akan tetap tersedia bagi bagian yang membutuhkan data itu dalam waktu yang lebih lama tanpa
sumber data harus mempertahankan keadaannya di bagian masukan. Kejadian ini dapat dibandingkan dengan
sebarisan manusia yang memasuki suatu ruangan tertutup melalui pintu masuk. Jumlah dan prilaku manusia yang
sudah di ruangan tidak akan terpengaruh oleh barisan yang di luar ruangan setelah pintu masuk dipalang. Karena
sifat penyanggaan (buffering) dan proses penulisan secara pemalangan itu, register demikian dinamakan penyangga
pemalang (Latch Buffer). Jadi, register pemalang pada dasarnya merupakan sekumpulan flip-flop yang ditabuh
secara serentak. Penabuh berfungsi sebagai kendali pemalangan.
Ditinjau dari cara pelaksanaan pemalangan, register pemalang dapat dibedakan
atas 2 macam, yaitu: transparan
(transparent) dan terpicu (triggered). Kedua jenis pemalang ini pada umumnya disusun dari flip-flop D yang telah diuraikan
dalam Bab 6 dan berbeda hanya pada sifat pemalangannya.
Dalam pemalang transparan yang disebut juga pemalang peka aras (level sensitive), keadaan keluaran mengikuti
keadaan masukan selama penabuh berke-adaan aktif dan keadaan keluaran dipalang pada keadaan masukan tepat
sebelum
penabuh berubah ke keadaan tak aktif dan tetap pada keadaan tersebut sampai penabuh
berkeadaan aktif
kembali. Jadi pemalangan terjadi pada saat perubahan
penabuh
dari keadaan aktif, misalnya logika 1 (aras tegangan
tinggi), ke keadaan tak aktif, misalnya logika 0 (aras tegangan rendah). Kerja register ini biasanya
digambarkan
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (1 of 12)5/8/2007 2:46:11 PM
8
dalam bentuk tabel keadaan seperti pada Gambar 8.1(a) dengan Q0 sebagai keadaan sebelumnya dan diagram waktu
seperti pada Gambar 8.1(c). Titik nomor 1 pada Gambar 8.1(c)menunjukkan perubahan keluaran QG yang
diakibatkan oleh perubahan masukan pada saat penabuh berlogika 1. Pada nomor 2 ditunjukkan bahwa keluaran QG
terpalang pada logika 1 setelah
terjadinya pemalangan pada perubahan penabuh dari 1 ke 0 sehingga keluaran QG
tetap berlogika 1 walaupun masukan D berubah menjadi 0.
CP
CP D QG CP D QT 1 2 1
H H H H H D
H L L L L 1 3
L x Q0 L x Q0 QG 3
(a) (b )
QT
T 2T
3T 4T 4T 5T
(c) t
Gambar 8.1. Tabel Keadaan masing-masing flip-flop D dalam pemalang:
(a) transparan, (b) terpicu (c) digram waktu
Dalam pemalang terpicu, keadaan keluaran hanya berubah pada saat munculnya
pulsa pemicu pada perubahan
penabuh dari aras tinggi ke aras rendah. Keadaan keluaran dipalang pada keadaan masukan tepat pada saat
munculnya pulsa pemicu, dan tetap pada keadaan tersebut sampai munculnya pulsa pemicu berikutnya. Dalam tabel
keadaan Gambar 8.1(b) penabuh digambarkan sebagai panah turun untuk menunjukkan bahwa pemicuan terjadi pada
saat terjadinya perubahan
sinyal pemalang (latch) dari aras tinggi (H) ke aras rendah (L). Dalam diagram
waktu
Gambar 8.1(c) pemicuan ini ditunjukkan oleh nomor 3.
Untuk penggunaan dalam sistem komputer banyak dibutuhkan pengendalian keluaran supaya keluaran muncul hanya
pada waktu yang diinginkan dan di luar waktu tersebut keluaran itu berada dalam keadaan “bukan 0 dan juga
bukan 1” supaya
tidak mempengaruhi dan tidak dipengaruhi oleh rangkaian di luarnya. Keadaan keluaran yang
bukan 0 dan juga bukan 1 itu disebut sebagai tri-state yang dipandang
sebagai akibat dari keluaran yang mempunyai
impedansi tinggi (Hi-Z) sehingga tidak dilalui arus listrik. Keadaan tri-state ini memungkinkan beberapa sumber data
dihubungkan dengan perkawatan secara langsung (hard-wired) dalam sistem bus. Register pemalang dalam bentuk
rangkaian terpadu dibuat dalam kemasan
MSI dua diantaranya yang banyak digunakan adalah 74LS373 (transparan)
dan 74LS374 (terpicu). Pada Gambar 8.2 ditunjukkan pemalang 74LS373 yang merupakan register pemalang 8-bit
yang disusun dari flip-flop D. Perhatikan bahwa rangkaian terpadu ini mempunyai 2 kendali: Output Control (Output
Enable)
dan Enable Latch.
Bila Output Enable dibuat aktif (OC= 0) maka keadaan flip-flop D akan muncul pada keluaran. Sebaliknya, bila
OC=1, keadaan flip-flop D tidak muncul pada keluaran. Dalam keadaan ini, keluaran berada dalam keadaan tristate
(berimpedansi tinggi) sehingga keluaran ini tidak mempengaruhi rangkaian luar yang dihubungkan kepadanya dan
juga tidak pengaruhi oleh rangkaian luar tersebut.
Sifat ini sangat dibutuhkan dalam sistem bus. Seperti ditunjukkan
dalam bagan rangkaiannya, sifat ini diberikan dengan measang buffer/line driver pada semua keluaran flip-flopnya.
Enable Latch merupakan penabuh bersama bagi semua flip-flop D dengan fungsi sama dengan penabuh bagi
pemalang transparan yang telah diuraikan sebelumnya,
yaitu keluaran akan mengikuti keadaan masukan D selama
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (2 of 12)5/8/2007 2:46:11 PM
8
sinyal Enable ini berlogika
0 dan akan tetap mempertahankan keadaannya saat pemalangan setelah sinyal ini
berubah ke logika 1.
8.2 Memori
Dalam lingkungan komputer digital, secara garis besar dikenal dua macam memori: RAM (Random Access
Memory) dan ROM (Read Only Memory). Dalam Bab 5 telah diterangkan bahwa ROM adalah rangkaian kombinasi
tanpa adanya sel pengingat. RAM-lah yang merupakan memori dalam arti mempunyai
Output Enable
Enable Latch D Output
L H H H
L H L L
L L X QO
H X X Z
Z= High Impedance, Tristate
QO= Keadaan sebelum pemalangan
Gambar 8.2 Rangkaian Terpadu Pemalang tipe 74LS373.
sel pengingat. Nama RAM sebenarnya kurang tepat karena kalau ditinjau dari cara aksesnya,
ROM juga dapat
diakses secara acak (random). Tetapi karena nama RAM lebih luas dikenal di masyarakat, nama tersebut tetap
dipertahankan. Nama yang tepat sebenarnya adalah memori baca-tulis (Read-Write Memory). Pada dasarnya, RAM
adalah sekumpulan flip-flop. Jadi, sesuai dengan uraian di atas, RAM tidak lain dari pada register. Dasar dari RAM
adalah flip-flop D yang telah diuraikan dalam Bab 6.
Seperti telah disebutkan di atas, memori selalu terdiri dari sejumlah sel (flip-flop) serupa. Masing-masing flip-flop
dalam RAM dikenal berdasarkan nomor alamat (address)-nya. Flip-flop juga harus dapat ditulis dengan data baru
dan data yang disimpannya harus dapat dibaca. Karena itu diperlukan sinyal pemilih alamat untuk menentukan sel
yang akan ditulis atau dibaca, dan sinyal kendali untuk menulis (sinyal tulis) dan sinyal kendali untuk membaca
(sinyal baca). Hanya sel terpilih sajalah yang boleh diberikan sinyal baca atau tulis yang aktif. Jadi pulsa penabuh
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (3 of 12)5/8/2007 2:46:11 PM
8
untuk masing-masing flip-flop dapat diperoleh dari peng-AND-an sinyal tulis dan pemilih alamat. Operasi baca tidak
perlu dilakukan pada saat bersamaan dengan operasi tulis. Karena itu, data masukan juga perlu dihalang (disabled)
masuk ke flip-flop pada saat operasi bukan operasi tulis. Ini dapat dilakukan dengan meng-AND-kan data masukan
dengan sinyal penabuh flip-flop. Dalam operasi baca juga, hanya keluaran sel terpilih sajalah yang boleh ditampilkan
pada keluaran RAM. Jadi keluaran masing-masing sel harus di-AND-kan dengan sinyal baca dan sinyal pemilih
alamatnya.
Bila data masukan dan keluaran untuk elemen ke i kita sebut Di dan Qi, sinyal alamatnya kita sebut Ai, sinyal baca Ri
dan sinyal tulis Wi, maka untuk masing-masing flip-flop D dengan masukan D dan keluaran Q, dapat ditulis
persamaan logika sebagai berikut:
Penabuh: CP= Ai Wi
Data masukan: D = Di CP
Data Keluaran: Qi = Ai Ri Q
Rangkaian logika masing-masing sel dapat digambarkan seperti pada Gambar
8.2(a) dan dapat disimbolkan seperti
pada Gambar 8.3(b). Dalam banyak pemakaian
memori, kendali baca-tulis digabung menjadi satu sinyal bersama,
biasanya
diberi nama R/W, yang berlogika 1 untuk operasi baca dan berlogika 0 untuk operasi tulis. Dengan
demikian, setial sel dalam RAM dapat digambarkan seperti ditunjukkan dalam Gambar 8.3(c). Sinyal S (Select)
dalam simbol ini mewakili sinyal alamat.
Dalam kebanyakan sistem digital, operasi baca-tulis atas memori dilakukan serentak untuk sekumpulan bit (sel) yang
dipandang sebagai satu kesatuan data yang disebut kata ("word"). Mengakses satu lokasi berarti membaca atau
menulis satu kata. Ukuran kata yang paling banyak digunakan adalah 4 dan 8 bit. Untuk contoh, pada Gambar 8.3(d)
digambarkan rangkaian logika suatu RAM 2x2 bit, yaitu RAM 2 kata dengan panjang kata 2 bit.
Dalam Gambar 8.3(d), data keluaran Q1Q0 diambil dari sel #1 atau sel #3 sebagai
bit 1 (= Q1) dan dari sel #2 atau
sel #4 sebagai bit 0 (= Q0). Perhatikan bahwa dalam diagram tersebut, sel digambarkan dengan simbol pada bagian
(b) dan keluaran
hanya di-OR-kan tanpa menunjukkan hubungan antara sinyal kendali baca dan alamat dengan
keluaran. Sel #1 dan #2 mempunyai nomor alamat (lokasi) yang sama, yaitu lokasi 0 dan karena itu membentuk kata
0. Sel #3 dan #4 mempunyai
nomor lokasi yang sama, yaitu lokasi 1 dan membentuk kata 1. Pengaksesan
dilakukan atas lokasi 0 bila logika A= 0 dan atas lokasi 1 bila logika A= 1. Dikatakan
kata 0 disimpan di lokasi atau
alamat 0 dan kata 1 disimpan di lokasi atau alamat 1. Untuk memilih salah satu kata dari suatu memori dengan 2n
kata, dibutuhkan
n bit alamat: A0,A1,A2,..., An-1. Untuk pemilihan ini digunakan dekoder yang memilih sel/kata
yang akan diakses.
Di
Qi Di
S
Ai
Qi D Q
Ai Ri
Wi Wi R/W
Ri
(a) (b) (c)
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (4 of 12)5/8/2007 2:46:11 PM
8
D1
D0
A
R/W
Qi Qi
(d)
Gambar 8.3. Rangkaian memori baca-tulis (RAM)
Dalam rangkaian terpadu RAM, pemilihan kata memori yang di akses dilakukan
dengan menggunakan dekoder
yang sudah dipadukan dalam serpih yang sama dengan sel memorinya. Dalam Gambar 8.4 ditunjukkan rangkaian
dalam suatu rangkaian terpadu RAM 4 kata (word) dengan panjang kata (word length) 4 bit. Dari gambar ini dapat
dilihat bahwa:
· setiap data masukan diumpankan kepada 4 sel (flip-flop)
· setiap keluaran dekoder alamat S0, S1, S2, S3 memilih 4 sel yang diperlakukan sebagai satu kata 4 bit
(dipandang sebagai satu alamat).
· Seluruh sel dikendalikan oleh satu sinyal baca/tulis bersama.
· Setiap bit data keluaran diperoleh dari gerbang OR yang dicatu dari 4 sel.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (5 of 12)5/8/2007 2:46:11 PM
8
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (6 of 12)5/8/2007 2:46:11 PM
8
Gambar 8.4. Rangkaian RAM 4x4.
Walaupun data masukan diumpankan kepada 4 sel, hanya sel yang dipilih (diaktifkan) oleh dekoder alamat yang
dipengaruhi oleh operasi baca/tulis. Dalam RAM dengan kapasitas yang besar, pemilihan alamat tidak dari hanya
satu sisi seperti dalam gambar di atas, tetapi dilakukan dari dua sisi, yaitu sisi baris dan sisi kolom. Sebagai contoh,
RAM tipe 2112 yang berkapasitas 1024 bit yang diorganisasikan
sebagai 256 x 4 bit. Ini berarti bahwa setiap lokasi
mengandung 4 bit sebagai
satu kata. Serpih RAM ini mempunyai 8 bit alamat, 5 bit pemilih baris (untuk 32 baris)
dan 3 bit pemilih kolom (untuk 8 kolom). Cotoh lain, RAM tipe 2114 yang berkapasitas 4096 bit (1024 x 4 bit)
mempunyai 10 bit alamat yang terdiri atas 6 pemilih baris dan 4 pemilih kolom.
Perhatikan bahwa data keluaran rangkaian di atas akan tersedia setiap saat. Untuk memungkinkan pemanfaatan RAM
dalam sistem bus, maka dalam banyak hal, pada bagian keluaran RAM sudah ditambahkan buffer (line driver) tristate
seperti yang dilakukan pada rangkaian keluaran register pemalang Gambar 8.2 di bagian depan. Dalam banyak serpih
RAM yang digunakan sekarang ini, terutama yang digunakan pada mikrokomputer, data masuk dan keluar disalurkan
pada saluran dua arah dengan tujuan mengurangi cacah pen kemasan. Dalam hal ini, saluran (bus) data dilengkapi
bus driver dua arah dengan arah yang ditentukan oleh sinyal baca/tulis (R/W).
8.3 Register Geser Masukan Seri
Register geser (Shift Register), disamping dapat menyimpan data biner, juga dapat melakukan proses penggeseran
data. Penggeseran data diperlukan baik dalam pengiriman data secara berderet (serial) maupun dalam perhitungan
aljabar perkalian dan pembagian.
Dalam komunikasi data (umumnya secara seri), data beberapa bit (umumnya 8 bit) dikirim melalui saluran
komunikasi bir demi bit. Data yang disimpan/diolah dalam komputer selalu bersifat paralel. Agar dapat dikirim
melalui satu saluran komunikasi, maka data beberapa bit itu harus digeser keluar satu demi satu. Begitu juga di sisi
penerima, bit demi bit data yang diterima dari saluran komunikasi harus digeser sampai membentuk satu satuan data
paralel agar dapat disimpan/diolah dalam register komputer. Jadi dalam komunikasi data, register geser memegang
peranan yang sangat penting.
Dalam perhitungan aritmatika (aljabar), komputer selalu melaksanakan operasi
perkalian dan pembagian dengan
melakukan penambahan/pengurangan disertai
penggeseran ke kiri/kanan secara berulang-ulang. Perlu dicatat bahwa
bila suatu data bilangan yang digeser ke kiri, maka harga bilangan itu akan digandakan menjadi
dua kali harga
semula dan bila suatu bilangan
biner digeser ke kanan, maka harganya menjadi setengah dari harga sebelum
digeser. Sebagai contoh, kalau biner 0110, yang setaranya dalam desimal adalah 6, digeser ke kanan satu kedudukan
maka harganya menjadi 0011 (= 310), sedangkan bila digeser ke kiri, harganya
menjadi 1100 (1210). Perhatikan
bahwa penggeseran yang normal dilakukan dengan menambahkan bit 0 pada posisi paling kanan pada penggeseran
ke kiri dan pada kedudukan paling kiri pada penggeseran ke kanan. Karena cacah bit yang dapat ditampung oleh
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (7 of 12)5/8/2007 2:46:11 PM
8
suatu register sudah tertentu, maka bit di ujung lain akan hilang, yaitu bit paling kanan pada penggeseran ke kanan
dan bit paling kiri pada penggeseran ke kiri.
Pengertian penggeseran akan lebih mudah dimengerti dengan memperhatikan
contoh-contoh berikut ini. Andaikan
register kita dapat menampung 8 bit data, artinya terdiri atas 8 flip-flop, dan andaikan pula bahwa sebelum
melakukan penggeseran,
register itu berisi 1001 1010, maka untuk operasi geser kanan dan kiri, data yang disimpan
register tersebut berubah sebagai berikut:
Geser kanan: Sebelum penggeseran: 1 0 0 1 1 0 1 0
Geser 1 x : 0 1 0 0 1 1 0 1
Geser 2 x : 0 0 1 0 0 1 1 0
Geser kiri: Sebelum penggeseran: 1 0 0 1 1 0 1 0
Geser 1 x : 0 0 1 1 0 1 0 0
Geser 2 x : 0 1 1 0 1 0 0 0
Masukan 0 di sisi awal pergeseran yang diuraikan di atas dapat diberikan sebagai
data masukan dari luar. Jelas dari
sini bahwa untuk merealisasikan rangkaian
penggeser sebagai register geser, menuntut keluaran satu flip-flop
diberikan kepada masukan flip-flop berikutnya dalam urutan penggeseran. Jadi, dengan menggunakan
flip-flop JK,
persamaan masukan masing-masing flip-flop dapat ditulis sebagai berikut:
JA = Din KA = JA JC = QB KC = JC
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (8 of 12)5/8/2007 2:46:11 PM
JB = QA KB = JB JD = QC KD = JD
dengan Din sebagai data masukan luar.
Pada Gambar 8.5(a) ditunjukkan rangkaian logika dari suatu register geser kanan 4 bit. Perhatikan bahwa keluaran
flip-flop di kiri menjadi masukan bagi yang di kanannya. Untuk memuati register ini dengan sesuatu data (menyetel
keadaan seluruh
flip-flop), data harus dimasukkan bit per bit dari masukan yang di ujung kiri. Isi register pada setiap
saat dapat dibaca dari keluaran masing-masing flip-flop. Karena itu, register geser ini disebut juga sebagai register
geser masuk-seri keluar-paralel (Serial-in Parallel-out Shift Register).
Untuk membuat register ini menjadi register geser kiri, maka keluaran dari setiap flip-flop (kecuali yang paling
kanan) dihubungkan kepada masukan flip-flop di kirinya dan masukan luar diberikan ke masukan flip-flop ujung
kanan.
Suatu register geser yang dapat menggeser baik ke kiri maupun ke kanan dapat disusun dengan menambahkan
gerbang-gerbang pemilih masukan untuk setiap flip-flop untuk modus geser kanan atau kiri beserta gerbang pemilih
modus gesernya. Masukan luar harus dapat diberikan ke masukan flip-flop ujung kiri maupun ujung kanan. Dengan
membuat sinyal pemilih S= 0 untuk geser kanan dan S= 1 untuk geser kiri dan Din sebagai masukan dari luar, maka
untuk Gambar 8.5 (a) dapat diperoleh persamaan masukan
sebagai berikut:
JA = S Din + S B KA = JA JC = S B + S D KC = JC
JB = S A + S C KB = JB JD = S C + S Din KD = JD
Rangkaian logika register geser kiri-kanan ini dapat digambarkan seperti ditunjukkan
pada Gambar 8.5(b).
Din Masukan
8
Pulsa
Penggeser
(a )
A B C D
S
Din
CP
(b)
Gambar 8.5. Rangkaian Register Geser.
(a) Geser Kanan (b) Geser Kanan/Kiri
Perhatikan bahwa untuk geser kanan (S= 0), JA yang menerima masukan Din dan untuk geser kiri (S= 1), JD yang
menerima Din.
Di samping register geser kiri dan kanan, dapat juga dibuat register geser rotasi atau cyclic atau geser daur dimana bit
di satu ujung digeser ke ujung lainnya.
Contoh operasi geser dawur ini dapat ditunjukkan sebagai berikut:
Sebelum pergeseran : 1 0 0 1 1 0 1 0
Rotasi Kanan 1 x : 0 1 0 0 1 1 0 1
2 x : 1 0 1 0 0 1 1 0
... .......
8 x : 1 0 0 1 1 0 1 0
Sebelum pergeseran : 1 0 0 1 1 0 1 0
Rotasi Kiri 1 x : 0 1 0 0 1 1 0 1
2 x : 1 0 0 1 1 0 1 0
... .......
8 x : 1 0 0 1 1 0 1 0
Register geser rotasi ini dapat diperoleh dengan menghubungkan keluaran flip-flop D ke masukan pada Gambar 8.5
(a) untuk rotasi kanan. Untuk rotasi kiri, urutan hubungan masukan-keluaran flip-flop satu dengan yang lain harus
dipertukarkan.
Perhatikan bahwa pergeseran daur/rotasi ke kanan yang diikuti pergeseran
daur ke kiri sejumlah
yang sama akan mengembalikan register kepada keadaan-nya semula.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (9 of 12)5/8/2007 2:46:11 PM
8
8.4 Register Geser masukan paralel
Register geser (Shift register) yang diuraikan di atas menerima masukan secara
seri. Dalam komunikasi data antara
prosesor dalam komputer dengan peralatan masukan/ keluaran (I/O devices) disekelilingnya atau antar komputer,
sering dibutuhkan
register geser yang dapat dimuati data 1 kata (umumnya 8 bit) secara lengkap.
Untuk itu
dibutuhkan kemampuan menyetel keadaan masing-masing flip-flop menurut bit data yang sesuai. Kemampuan ini
biasanya disebut sebagai kemampuan
PRESET. Untuk membuat register geser demikian, maka kepada rangkaian
register geser yang diuraikan di depan [Gambar 8.5(b)] perlu ditambahkan kendali pemilih masukan bagi masingmasing
flip-flop apakah dari data luar atau dari keluaran
flip-flop tetangganya. Jadi, untuk masing-masing flip-flop
ada 3 masukan yang dapat dipilih: keluaran flip-flop di kiri (geser kanan), keluaran flip-flop di kanan (geser kiri) dan
masukan paralel dari luar. Karena itu dibutuhkan paling tidak 2 bit kendali pemilihan. Untuk 2 bit pemilih dapat
dipilih 4 macam operasi, sehingga masih tersedia 1 macam operasi tambahan yang dapat dipilih. Modus operasi
tambahan ini dapat digunakan untuk operasi diam (tanpa operasi) dengan menghalangi (inhibit) penabuh. Modus
operasi tersebut dikodekan
seperti dalam tabel berikut:
Pemilih
S1 S0 Operasi
0 0 geser kanan
0 1 geser kiri
1 0 muat
1 1 diam
Dengan pemilihan modus seperti pada tabel di atas, maka persamaan masukan
masing-masing flip-flop untuk
register geser yang menggunakan flip-flop RS dapat diperoleh sebagai berikut:
SA = S 1 S 0 Din + S 1 S0 QB + S1 S 0 A RA = SA
SB = S 1 S 0 QA + S 1 S0 QC + S1 S 0 B RB = SB
SC = S 1 S 0 QB + S 1 S0 QD + S1 S 0 C RC = SC
SD = S 1 S 0 QC + S 1 S0 Din + S1 S 0 D RD = SD
Penabuh = S 1 S 0 CP
dengan A, B, C, dan D adalah data masukan paralel dan QA, QB, QC, dan QD adalah keluaran paralel (keadaan flipflop).
Rangkaian register geser ini ditunjukkan
pada Gambar 8.6.
A QA B QB C QC D QD
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (10 of 12)5/8/2007 2:46:11 PM
8
Din
S1
S0
CP
Gambar 8.6. Register Geser dengan masukan paralel
Dapat dilihat bahwa operasi geser dilakukan bila kendali pemilih S1= 0 dan operasi muat (load) dilakukan bila
kendali pemilih S1= 1 dan S0= 0 (S1 S0= 10). Bila kendali pemilih S1 S0= 11 maka register tidak melakukan apaapa
sebab penabuhnya
dihalangi (inhibit).
Bila S1S0= 00 maka flip-flop A mendapat masukan dari masukan seri Din sedangkan bila S1S0 = 01 maka flip-flop D
mendapat masukan dari masukan seri Din
Register Geser dalam bentuk rangkaian terpadu skala menengah (MSI) seperti
diuraikan di atas dapat diperoleh di
pasaran, misalnya yang disebut "4-bit Bidirectional Universal Shift Register" tipe 74194 sudah diperlengkapi dengan
semua kemudahan: geser kanan, geser kiri, bersihkan (clear), muati (load), dan diam (tidak berubah).
8.5 Soal Latihan
1. Gambarkanlah suatu kumpulan register (register file) yang terdiri dari 8 register 4 byte, yang beri nomor 0
sampai dengan 7. Gunakan rangkaian dekoder untuk memilih nomor alamat (lokasi)nya.
2. Melalui satu bus data 4 bit dikirimkan data 8 bit dalam dua kali pengiriman. Data ini akan disimpan di memori 8
bit dengan penulisan 8 bit sekaligus. Gambarkanlah
diagram blok hubungan pemalang, yang digunakan untuk
memalang data kriman pertama, dengan memorinya.
3. Rencanakanlah suatu penggeser 4 bit yang dapat melakukan penggeseran baik ke kiri maupun ke kanan. Setiap
dilakukan penggeseran ke kanan, keadaan flip-flop yang paling kiri dibuat berharga 0 dan pada penggeseran ke
kiri, keadaan flip-flop yang paling kanan dibuat berharga 0. Pergunakanlah :
a. Flip-flop RS
b. Flip-flop D
4. Rencanakanlah register 4 bit dengan menggunakan flip-flop JK yang setiap diberikan pulsa penabuh kepadanya
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (11 of 12)5/8/2007 2:46:11 PM
8
harga yang dikandung oleh ke-4 flip-flopnya
akan ditambah 5 dengan catatan bahwa harga yang dapat
disimpannya tidak lebih dari 9, bila lebih dari 9 keadaannya kembali menjadi 0. Jadi, kalau saat sebelum
dikenakan pulsa keadaannya berharga N, 0 (0000) £ N £ 9 (1001), setelah penabuhan keadaannya menjadi N + 5.
5.Rencanakanlah register geser "cyclic" 4 bit dengan masukan paralel yang menggeser
isi flip-flopnya sebanyak 2
posisi setiap muncul penabuh.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab08.htm (12 of 12)5/8/2007 2:46:11 PM
9
9
ANALISIS RANGKAIAN BERURUT
Seperti telah disebutkan dalam bab sebelumnya, selain oleh sinyal-sinyal masukan, keluaran rangkaian berurut
(sequential) pada suatu saat juga ditentukan oleh keadaan keluarannya pada saat sebelumnya. Kalau tabel kebenaran
rangkaian kombinasi terdiri atas kombinasi masukan dan keluaran saja, maka tabel kebenaran rangkaian berurut
tersusun atas masukan, keadaan-sekarang, dan keadaan-berikutnya.
Karena tabel kebenaran rangkaian berurut lebih
bertitik berat pada keadaan maka tabel kebenaran itu disebut Tabel Keadaan (State Table). Dalam pembahasan
keadaan rangkaian berurut harus dibedakan antara keadaan rangkaian secara keseluruhan
dan keadaan elemenelemen
pengingat dalam rangkaian itu. Keadaan masing-masing elemen pengingat dalam rangkaian berurut adalah
keluaran elemen bersangkutan dan disebut "keadaan internal" sedangkan keadaan rangkaian secara
keseluruhan
merupakan gabungan dari pada keadaan semua elemen pengingatnya
(keadaan internal). Keluaran rangkaian
berurut pada umumnya merupakan
kombinasi dari pada keadaan internal yang diperoleh melalui rangkaian kombinasi.
Dipandang dari pengaruh masukan luar terhadap keluarannya, rangkaian berurut dibedakan atas 2 macam, yaitu:
- rangkaian (mesin) Mealy dan
- rangkaian (mesin) Moore.
Dalam rangkaian Moore keluaran hanya tergantung atas keadaan internal, tanpa dipengaruhi secara langsung oleh
masukan luar. Dalam hal ini, masukan luar hanya mempengaruhi keluaran melalui perubahan keadaan internal, tanpa
hubungan
yang eksplisit. Dalam rangkaian Mealy, keluaran merupakan kombinasi dari keadaan internal dan
masukan luar secara eksplisit, artinya keluaran merupakan fungsi dari masukan luar secara eksplisit.
Kedua macam rangkaian ini membutuhkan analisis yang sedikit berbeda. Analisis rangkaian berurut merupakan
analisis perubahan keadaan dan keluaran rangkaian terhadap semua perubahan masukan. Analisis ini dapat dilakukan
melalui penjejakan perubahan sinyal keadaan dan keluaran dalam diagram waktu dan dapat pula melalui penjejakan
perubahan keadaan dan keluaran dalam tabel keadaan (state table, transition table) atau diagram keadaan (state
graph). Analisis dengan diagram waktu hanyalah sesuai untuk rangkaian kecil-kecil saja sedangkan untuk rangkaian
yang besar lebih mudah bila menggunakan tabel keadaan atau diagram keadaan. Metoda diagram waktu dapat
dilakukan seperti penjejakan sinyal flip-flop dalam Bab 6, dan tidak akan dibicarakan lebih lanjut. Dalam bab ini
akan dibahas hal-hal yang berhubungan
dengan metoda analisis menggunakan tabel dan diagram keadaan.
9.1 Persamaan masukan flip-flop
Pada umumnya, flip-flop dalam rangkaian berurut dihubungkan satu sama lain melalui gerbang-gerbang yang
membentuk rangkaian kombinasi. Begitu juga masukan dari luar dan keluaran dari rangkaian berurut dihubungkan
melalui rangkaian
kombinasi. Bagian rangkaian kombinasi yang menghubungkan keluaran rangkaian berurut
dengan rangkaian luar disebut bagian keluaran rangkaian berurut.
Bagian rangkaian dari mana setiap flip-flop
memperoleh masukannya disebut sebagai rangkaian masukan flip-flop yang bersangkutan. Persamaan Boole yang
menggambarkan bagian rangkaian ini disebut persamaan masukan flip-flop yang bersangkutan. Untuk setiap flip-flop
JK dan RS ada dua persamaan masukan, persamaan
untuk J dan K, dan persamaan R dan S, sedangkan untuk setiap
flip-flop T dan D hanya ada satu persamaan masukan, yaitu persamaan T dan D.
Persamaan masukan dapat segera diperoleh dari diagram rangkaian yang akan dianalisis. Sebagai contoh,
perhatikanlah rangkaian berurut yang ditunjukkan pada Gambar 9.1(a). Rangkaian ini dapat diubah
penggambarannya menjadi seperti
pada Gambar 9.1(b) untuk memudahkan penjejakan sinyalnya. Perhatikan bahwa
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (1 of 9)5/8/2007 2:46:12 PM
9
terminal penabuh pada gambar tersebut diberi lingkaran kecil untuk menunjukkan bahwa penabuhan terjadi oleh
pulsa negatif, yaitu pada saat terjadinya
perubahan penabuh dari aras tegangan positif ke nol (perubahan dari logika
1 ke 0). Ini berarti bahwa keadaan masing-masing flip-flop hanya berubah pada saat perubahan negatif pulsa penabuh.
Untuk flip-flop RS yang ditunjukkan pada Gambar 9.1 di atas, persamaan masukan dan keluarannya dapat diperoleh
sebagai berikut:
Flip-flop A: Flip-flop B: Keluaran:
SA = B x SB = A x z = A B x
RA = B x RB = A x
Dapat dilihat dari persamaan keluaran di atas bahwa rangkaian ini adalah rangkaian Mealy. Dengan diperolehnya
persamaan masukan semua flip-flopnya, maka perilaku (behaviour) rangkaian, yaitu perubahan keadaan dan
keluarannya untuk setiap masukan, sudah dapat dianalisis.
CP
A B
x
z
(a )
x
B A
x
B A
x
x A z
A B B
x
A B
CP
(b)
Gambar 9.1. Rangkaian berurut contoh
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (2 of 9)5/8/2007 2:46:12 PM
9
9.2 Persamaan Keadaan
Kalau persamaan karakteristik suatu flip-flop menerangkan keadaan-berikut sebagai fungsi dari pada keadaansekarang
dan masukan flip-flop bersangkutan, maka persamaan keadaan flip-flop dalam rangkaian menerangkan
keadaan-berikut dari suatu flip-flop sebagai fungsi keadaan-sekarang dan masukan luar rangkaian.
Persamaan keadaan ini dapat diturunkan dari persamaan karakteristik masing-masing flip-flop (lihat Tabel 6.1 di
akhir bab 6). Untuk rangkaian yang menggunakan
flip-flop RS seperti pada Gambar 9.1, digunakan persamaan
karakteristik:
Q+ = S + R Q
sehingga untuk persamaan masukan yang telah dirumuskan di depan dapat diper-oleh persamaan keadaan masingmasing
flip-flop sebagai berikut:
Flip-flop A:
A+ = B x + B x A = B x + AB + A x
= (A + B) x + A B
Flip-flop B:
B+ = A x + A x B = A x + A B + B x
= (A + B) x + A B
Dalam beberapa kasus, persamaan keadaan ini masih dapat disederhanakan. Untuk persamaan keadaan di atas,
misalnya, dapat dipetakan dalam peta Karnaugh seperti pada Gambar 9.2.
Dengan menggunakan persamaan keadaan ini dapat ditentukan keadaan-berikut masing-masing flip-flop dalam
rangkaian untuk setiap masukan luar.
AB AB
x 00 01 11 10 x 00 01 11 10
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (3 of 9)5/8/2007 2:46:12 PM
0 1 0 1 1 1
1 1 1 1 1 1
A + B +
A+ = AB + B x + Ax B+ = x A + x B + AB
Gambar 9.2. Peta Karnaugh untuk persamaan keadaan flip-flop Gambar 9.1
9.3 Tabel Keadaan
Tabel keadaan menggambarkan keadaan-berikut dan keluaran rangkaian itu untuk setiap kombinasi keadaansekarang
dan masukan luar. Jadi, tabel keadaan itu terdiri atas tiga bagian: kolom keadaan-sekarang, kolom keadaanberikut
(next state), dan kolom keluaran. Keadaan-sekarang dimaksudkan sebagai gabungan keadaan semua flip-flop
dalam rangkaian itu sebelum adanya penabuhan oleh sinyal/pulsa penabuh (clock pulse) dan keadaan-berikut
dimaksudkan sebagai keadaan setelah adanya penabuhan. Gabungan keadaan di sini dimaksudkan hanya sebagai
pernyataan secara bersama.
9
Keluaran yang dicantumkan
pada tabel keadaan untuk mesin Mealy adalah keluaran setelah penabuhan sedangkan
dalam mesin Moore, keluaran itu adalah keluaran untuk keadaan-sekarang (sebelum
penabuhan). Bila keluaran
rangkaian diambil secara langsung dari keluaran flip-flop, kolom keluaran dapat dihilangkan dari tabel keadaan.
Bila rangkaian berurut itu mempunyai keadaan awal tertentu, maka tabel keadaannya dimulai dengan keadaan awal
itu. Bila rangkaian berurut itu mempunyai
lebih dari satu keadaan awal yang mungkin, maka tabel keadaan dapat
dimulai
dengan memilih salah satu keadaan awal tersebut. Tetapi bila rangkaian berurut itu sama sekali tidak
mempunyai keadaan awal tertentu, maka tabel keadaan dapat dimulai dengan sembarang keadaan awal.
Tabel Keadaan suatu rangkaian berurut dapat dibuat dengan menentukan keadaan-berikut dan keluaran untuk setiap
kombinasi keadaan-sekarang dengan masukan, berdasarkan persamaan keadaan dan persamaan keluaran.
Untuk rangkaian Gambar 9.1, keadaan-berikut ditentukan dengan menggunakan
persamaan keadaan yang telah
dirumuskan sebelumnya, yaitu:
A+ = (A + B) x + A B
B+ = (A + B) x + A B
dan keluaran ditentukan dengan menggunakan persamaan:
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (4 of 9)5/8/2007 2:46:12 PM
z = A B x
Karena dalam rangkaian ini ada 2 flip-flop, maka ada 4 kemungkinan ke-adaan sekarang dan karena ada hanya 1
masukan maka ada 2 kemungkinan keada-an masukan sehingga untuk setiap keadaan-sekarang ada 2 kemungkinan
keadaan-berikut dan 2 kemungkinan keadaan keluaran.
Perhatikan dari rumus di atas bahwa untuk x = 0, A+= AB, B+=(A+B) + AB = A+B dan untuk x= 1, A+= A+B+AB
= A+B, B+= AB. Juga perhatikan bahwa keluaran
y= ABx akan berkeadaan 1 hanya bila AB= 01 dan x= 1.
Kenyataan-kenyataan
ini sangat membantu dalam penyusunan tabel keadaan rangkaian.
Kita andaikan bahwa keadaan awal adalah AB= 00, yaitu A= 0 dan B= 0. Bila pada keadaan ini diberikan masukan x
= 0, maka dari persamaan keadaan di atas diperoleh keadaan-berikut A+B+= 00, tidak ada perubahan keadaan.
Tetapi bila x= 1, maka penabuh berikutnya akan membuat rangkaian berkeadaan A+B+= 10. Keluaran
untuk
keadaan awal ini, z = 0 baik untuk x = 0 maupun untuk x = 1.
Bila pada keadaan AB= 01 diberikan masukan x= 0, keadaan-berikut akan menjadi A+B+ = 01, dan bila x= 1, maka
keadaan-berikut adalah A+B+= 00 dengan keluaran z=1. Dengan cara yang sama, keadaan-berikut dan keluaran
untuk dua keadaan-sekarang yang lain dapat ditentukan. Ini ditunjukkan dalam tabel keadaan Gambar 9.3. Dari tabel
keadaan ini sebenarnya sudah dapat diketahui dengan jelas perilaku rangkaian.
9
Keadaan Keadaan-berikut Keluaran
Sekarang A+B+ z
AB x = 0 x = 1 x=0 x=1
00 00 10 0 0
01 01 00 0 1
10 11 10 0 0
11 01 11 0 0
Gambar 9.3. Tabel Keadaan rangkaian berurut Gambar 9.1
9.4 Diagram Keadaan
Diagram keadaan (state diagram, state graph) merupakan penampilan tabel keadaan dalam bentuk diagram yang
menunjukkan arah dan urutan perubahan keadaan untuk setiap harga masukan. Setiap keadaan digambarkan sebagai
satu lingkaran yang melingkari keadaan-sekarang yang ditunjukkan dengan angka biner atau nama yang diberikan
bagi keadaan tersebut. Perubahan dari satu keadaan ke keadaan-berikutnya ditunjukkan dengan garis panah yang
sekaligus menerangkan urutan perubahan keadaan akibat masukan yang ditunjukkan pada garis panah tersebut.
Untuk rangkaian atau mesin Moore, setiap keadaan-sekarang di dalam lingkaran
disertai harga (keadaan) keluaran
untuk keadaan bersangkutan.
Untuk rangkaian atau mesin Mealy, keadaan keluaran tidak menyertai keadaan-sekarang dalam lingkaran keadaan
tetapi keadaan keluaran ditunjukkan bersama masukan yang menyebabkan keluaran itu pada garis panah perubahan
keadaan. Sebagaimana telah disebutkan di depan, rangkaian Gambar 9.1 merupakan
mesin Mealy dan tabel
keadaannya yang ditunjukkan pada Gambar 9.3 dapat digambarkan sebagai diagram keadaan seperti yang
ditunjukkan pada Gambar 9.4. Perhatikan bahwa setiap garis panah diiringi dua biner yang dipisahkan oleh garis
miring. Biner yang di kiri garis miring menunjukkan harga masukan yang menyebabkan
perubahan keadaan
sedangkan yang di kanan garis miring menunjukkan harga keluaran untuk keadaan-sekarang dan masukan yang
bersangkutan.
Perhatikan bahwa urut-urutan perubahan keadaan rangkaian dapat ditelusuri dari diagram keadaan lebih mudah
dibandingkan dengan menggunakan tabel keadaan yang mengurutkannya berdasar nomor urut keadaan.
Bila keluaran dibuat tidak tergantung masukan secara langsung, yaitu dengan menghilangkan masukan x pada
gerbang keluaran pada Gambar 9.1, maka keluaran
hanya fungsi daripada A dan B, yaitu: z = A B, dan z = 1
hanya dalam
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (5 of 9)5/8/2007 2:46:12 PM
9
Gambar 9.4. Diagram Keadaan mesin Mealy.
keadaan AB= 01. Dalam hal ini, kita akan memperoleh mesin Moore. Tabel keadaan akan sama dengan tabel
keadaan mesin Mealy sebelumnya dengan perubahan pada kolom keluaran, seperti ditujukkan pada Gambar 9.5(a).
Diagram keadaan mesin Moore ini ditunjukkan pada Gambar 9.5(b).
Perhatikan bahwa pada mesin Moore, keadaan-sekarang dalam lingkaran (yang di nyatakan dengan kode-kode biner
di atas garis) disertai oleh keluaran untuk
keadaan bersangkutan (di bawah garis datar) dan garis panah perubahan
keadaan hanya disertai keadaan masukan, tanpa keluaran. Dalam diagram keadaan, baik mesin Moore maupun mesin
Mealy, harga keadaan-sekarang dalam lingkaran sering dinyatakan hanya dengan nama yang dipilih, misalnya S1,
S2,... dan seterusnya.
Dengan selesainya tabel keadaan dan/atau diagram keadaan, maka penjejakan
perubahan keadaan rangkaian berurut
sudah mudah dilakukan.
Dari apa yang telah diuraikan dalam bab ini, dapat dirangkum bahwa analisis rangkaian berurut dengan metoda tabel
keadaan dilakukan sebagai berikut:
1. Dari diagram rangkaian yang dihadapi, rumuskan persamaan masukan masing-masing flip-flop dan persamaan
keluaran rangkaian.
2. Dengan menggunakan persamaan karakteristik flip-flop yang digunakan dalam rangkaian, tentukan persamaan
keadaan rangkaian.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (6 of 9)5/8/2007 2:46:12 PM
Keadaan Keadaan-berikut
Sekarang A+B+ Keluaran
AB x = 0 x = 1 z
00 00 10 0
01 01 00 1
10 11 10 0
11 01 11 0
(a)
9
(b)
Gambar 9.5. Diagram keadaan mesin Moore.
3. Dengan menggunakan persamaan keadaan yang telah diperoleh, tentukan keadaan-berikut masing-masing flipflop
untuk setiap kemungkinan keadaan masukan, dan susun tabel keadaan rangkaian yang juga mengandung
keadaan keluaran
untuk masukan yang bersangkutan.
4. Gambarkan diagram keadaan berdasarkan tabel keadaan.
5. Uji diagram dan tabel keadaan itu dengan mencoba sederetan masukan yang mungkin.
9.5 Soal Latihan
1. Gambarkanlah diagram waktu yang keadaan flip-flop A, B, dan keluaran Z pada mesin Mealy yang ditunjukkan
oleh Gambar 9.4 di depan jika keadann awal adalah AB= 00 dan sinyal masukan x berubah menurut ururtan:
x = 1, 0, 0, 1, 0, 1, 1, 0, 1, 0.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (7 of 9)5/8/2007 2:46:12 PM
9
2. Analisislah rangkaian berikut untuk mengetahui apa fungsi yang dilakukannya.
Z
J A J B
CK CK
x K A K B
Pulsa Penabuh 1
Gambar S9.1. Rangkaian Soal no. 2
3. Tentukanlah persamaan keadaan-berikut dan persamaan keluaran rangkaian berikut ini, dan susun tabel
keadaannya.
x
B A
x
B A
x
x A z
A B B
x
A B
CP
Gambar S9.2. Rangkaian untuk soal no. 3.
4. Buatlah tabel keadaan dan diagram keadaan rangkaian berikut ini.
file:///D|/E-Learning/Dasar%20teknik%20Digital/Textbook/Bab09.htm (8 of 9)5/8/2007 2:46:12 PM
9
CP
x
Gambar S9.3. Rangkaian Soal no. 4







Reade more >>

Advertisement